JPH03278443A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置およびその製造方法に関し、特
に、半導体基板の主表面上に隣接する半導体素子を分離
するための素子分離を備えた半導体装置およびその製造
方法に関する。

［従来の技術］ 従来、ＤＲＡＭなどのＭＯＳ型半導体装置において、そ
の半導体基板表面上に形成されたＦＥＴ（電界効果素子
）やキャパシタなどの半導体素子の素子間を電気的に分
離するものとして、半導体素子間に厚いシリコン酸化膜
を形成することが知られている。第３図は、従来の半導
体装置の素子分離構造を示した断面図である。第３図を
参照して、従来の素子分離構造を有する半導体装置は、
Ｐ型シリコン基板１０と、Ｐ型シリコン基板１０の主表
面上にボロンをイオン注入することによって形成された
Ｐ＋層１２と、Ｐ＋層１２上に形成されたシリコン酸化
膜１３とを含む。シリコン酸化膜１３は素子分離特性を
向上させるために厚く形成されている。また、Ｐ＋十層
２は、素子分離酸化膜１３の間に形成されるＭＯ８型Ｆ
ＥＴの反転防止のために形成されるものであり、チャネ
ルカットと呼ばれるものである。

第４Ａ図および第４Ｂ図は、第３図に示した半導体装置
の素子分離構造の製造プロセスを説明するための断面構
造図である。第３図ないし第４Ｂ図を参照して、製造プ
ロセスについて説明する。

まず、第４Ａ図に示すように、Ｐ型シリコン基板１０上
に熱酸化法によりシリコン酸化膜（］ｔＯ２）４を形成
する。シリコン酸化膜４上にＣＶＤ法により耐酸化性を
有するシリコン窒化膜（ＳｉａＮ４）５を形成する。シ
リコン窒化膜５上にレジスト膜１７をバターニングする
。レジスト膜１７をマスクとしてシリコン窒化膜５をエ
ツチングする。そして、ボロンＢ＋をイオン注入するこ
とによってＰ＋十層２を形成する。次に、第４Ｂ図に示
すように、レジスト膜１７を除去した後熱酸化すること
により素子分離酸化膜１３を形成する。

最後に、第３図に示すように、シリコン酸化膜４および
シリコン窒化膜５を除去して素子分離構造を完成する。

［発明が解決しようとする課題］ 前述のように、従来では、半導体装置の複数の素子を分
離するために、熱酸化による厚い素子分離酸化膜１３が
用いられていた。この素子分離酸化膜１３の厚みとして
は、たとえば、ＤＲＡＭでは３００ｎｍ以上にする必要
がある。このように、従来では、厚い素子分離酸化膜１
３を形成する必要があるため、Ｐ型シリコン基板１０上
の素子形成領域の表面と素子分離酸化膜１３の形成領域
の表面とに大きな段差が生じるという不都合があった。

このように大きな段差が生じると、素子分離酸化膜１３
の形成後に形成される配線層および電極などの加工が困
難になるという問題点があった。

また、厚い素子分離酸化膜１３では、素子分離酸化膜１
３の端部にストレスがかかり、このストレスによる結晶
欠陥がシリコン内に発生するという不都合があるととも
に、Ｐ中層のＦＥＴへの影響により、ＦＥＴのゲート幅
が狭くなるとＦＥＴのしきい値電圧が上昇するナローチ
ャネル効果が起こるという不都合があった。この結果、
半導体素子の電気特性を向上させることが困難であった
。

この発明は、上記のような課題を解決するためになされ
たもので、分離酸化膜形成後の製造工程が容易になると
ともに、良好な電気特性を得ることが可能な半導体装置
およびその製造方法を提供することを目的とする。

［課題を解決するための手段］ 第１請求項における発明は、素子分離が、半導体基板の
主表面上に形成された絶縁性を有する高酸素濃度領域と
、少なくとも高酸素濃度領域上に形成された分離酸化膜
とを含む。

第２請求項における発明は、半導体基板の主表面上に酸
素をイオン注入して絶縁性を有する高酸素濃度領域を形
成するステップと、半導体基板の少なくとも高酸素濃度
領域上に分離酸化膜を形成するステップとを含む。

［作用コ 第１請求項にかかる発明では、素子分離が、半導体基板
の主表面上に形成された絶縁性を有する高酸素濃度領域
と少なくとも高酸素濃度領域上に形成された分離酸化膜
とから構成されるので、分離酸化膜の厚みが薄く形成で
き、分離酸化膜の端部でのストレスによる結晶欠陥の発
生が有効に防止される。また、素子分離に半導体素子の
チャネルの反転防止のための不純物層を形成する必要が
ないので、ＦＥＴのナローチャネル効果の発生が防止さ
れる。

第２請求項にかかる発明では、半導体基板の主表面上に
酸素がイオン注入されて絶縁性を有する高酸素濃度領域
が形成され、半導体基板の少なくとも高酸素濃度領域上
に分離酸化膜が形成されるので、分離酸化膜の厚みが薄
く形成でき、分離酸化膜の端部での段差が軽減されるの
で、分離酸化膜形成後の配線層および電極の形成が容易
に行なえる。

［発明の実施例］ 第１図は本発明の一実施例による半導体装置の素子分離
構造を示した断面図である。第１図を参照して、本発明
の素子分離構造を有する半導体装置は、シリコン基板１
と、シリコン基板１の主表面上に酸素をイオン注入する
ことによって形成された高酸素濃度領域２と、高酸素濃
度領域２上およびシリコン基板１上に形成された素子分
離酸化膜３とを含む。

本実施例では、このように、素子分離構造を高酸素濃度
領域２と素子分離酸化膜３とで構成することにより、素
子分離酸化膜３の厚みを薄くすることが可能である。す
なわち、シリコン基板１上に酸素がイオン注入されて形
成される高酸素濃度領域２は、実質的には、シリコン酸
化膜と同様の機能を果たすため、素子分離機能を発揮さ
せることができ、素子分離酸化膜３の役割を分担させる
ことができる。したがって、素子分離酸化膜３を薄くし
ても、素子分離機能は、従来の厚い素子分離酸化膜と同
程度の能力を発揮することができる。

このように、本実施例では、素子分離酸化膜３の厚みが
薄くできるので、シリコン基板１の素子が形成される領
域に接する素子分離酸化膜３の膜厚も薄くなり（従来の
分離酸化膜の１／１０程度）、この領域でのストレスが
軽減されて結晶欠陥の発生が有効に防止される。また、
従来の素子分離構造に用いられていたＰ＋層を形成する
必要がないため、ＦＥＴのナローチャネル効果の発生を
防止することができる。この結果、半導体装置の電気特
性を向上させることができ、良好な電気特性が得られる
。

第２Ａ図ないし第２Ｃ図は、第１図に示した半導体装置
の素子分離構造の製造プロセスを説明するための断面構
造図である。第１図ないし第２Ｃ図を参照して、製造プ
ロセスについて説明する。

まず、第２Ａ図に示すように、シリコン基板１上に熱酸
化法によりシリコン酸化膜（ＳｔＯ□）４を形成する。

ＣＶＤ法によりシリコン酸化膜４上にシリコン窒化膜（
Ｓｉ３Ｎｇ）５を形成する。

そして、ＣＶＤ法によりシリコン窒化膜５上にシリコン
酸化膜６を形成する。シリコン酸化膜６上にレジスト膜
７をバターニングする。レジスト膜７をマスクとして、
異方性エツチングによりシリコン酸化膜６およびシリコ
ン窒化膜５をエツチングする。次に、第２Ｂ図に示すよ
うに、レジスト膜７を除去した後、全面にシリコン酸化
膜８を形成する。異方性エツチングによりシリコン酸化
膜６およびシリコン酸化膜６の側壁部分に形成されたシ
リコン酸化膜８以外の部分を除去する。シリコン酸化膜
６およびシリコン酸化膜８ならびにシリコン窒化膜５を
マスクとして、シリコン基板１に酸素をイオン注入する
。これにより、高酸素濃度領域１が形成される。次に、
第２Ｃ図に示すように、シリコン酸化膜６および８を除
去した後、シリコン窒化膜５をマスクとして、熱酸化す
ることにより、素子分離領域にのみ素子分離酸化膜３を
形成する。最後に、第１図に示すように、シリコン酸化
膜４およびシリコン窒化膜５を除去して素子分離構造を
完成する。

このように、本実施例の素子分離構造の製造プロセスに
よれば、素子分離酸化膜３の厚みが薄く形成でき、素子
形成領域のシリコン基板１表面と素子分離酸化膜３表面
との段差が小さくなるため、素子分離酸化膜３形成後の
電極および配線層の加工が容易になる。この結果、分離
酸化膜形成後の半導体装置の製造工程を容易化すること
ができる。

［発明の効果］ 第１請求項に記載の発明によれば、素子分離を、半導体
基板の主表面上に形成された絶縁性を有する高酸素濃度
領域と少なくとも高酸素濃度領域上に形成された分離酸
化膜とで構成することにより、分離酸化膜の厚みが薄く
形成でき、分離酸化膜の端部でのストレスによる結晶欠
陥の発生が有効に防止されるとともに素子分離にチャネ
ルの反転防止のための不純物層を形成する必要がなくナ
ローチャネル効果の発生が防止されるので、良好な電気
特性を有する半導体装置を提供し得るに至った。

第２請求項に記載の発明によれば、半導体基板の主表面
上に酸素をイオン注入して絶縁性を有する高酸素濃度領
域を形成し、半導体基板の少なくとも高酸素濃度領域上
に分離酸化膜を形成することにより、分離酸化膜の厚み
が薄く形成でき、分離酸化膜の端部での段差が軽減され
、分離酸化膜形成後の配線層および電極の形成が容易に
行なえるので、分離酸化膜形成後の製造工程を容易化す
ることができる半導体装置の製造方法を提供し得るに至
った。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体装置の素子分離
構造を示した断面図、第２Ａ図ないし第２Ｃ図は第１図
に示した半導体装置の素子分離構造の製造プロセスを説
明するための断面構造図、第３図は従来の半導体装置の
素子分離構造を示した断面図、第４Ａ図および第４Ｂ図
は第３図に示した半導体装置の素子分離構造の製造プロ
セスを説明するための断面構造図である。 図において、１はシリコン基板、２は高酸素濃度領域、
３は素子分離酸化膜、４はシリコン酸化膜、５はシリコ
ン窒化膜、６はシリコン酸化膜、７はレジスト膜、８は
シリコン酸化膜である。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）半導体基板の主表面上に隣接する半導体素子を分
   離するための素子分離を備えた半導体装置であって、 前記素子分離は、 前記半導体基板の主表面上に形成された絶縁性を有する
   高酸素濃度領域と、少なくとも前記高酸素濃度領域上に
   形成された分離酸化膜とを含む、半導体装置。
2. （２）半導体基板の主表面上に隣接する半導体素子を分
   離するための素子分離を備えた半導体装置の製造方法で
   あって、 前記半導体基板の主表面上に酸素をイオン注入して絶縁
   性を有する高酸素濃度領域を形成するステップと、 前記半導体基板の少なくとも前記高酸素濃度領域上に分
   離酸化膜を形成するステップとを含む、半導体装置の製
   造方法。