JPH0327986B2 - - Google Patents
Info
- Publication number
- JPH0327986B2 JPH0327986B2 JP15370781A JP15370781A JPH0327986B2 JP H0327986 B2 JPH0327986 B2 JP H0327986B2 JP 15370781 A JP15370781 A JP 15370781A JP 15370781 A JP15370781 A JP 15370781A JP H0327986 B2 JPH0327986 B2 JP H0327986B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse width
- synchronization signal
- period
- maximum pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/24—Arrangements for providing constant relative speed between record carrier and head
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Rotational Drive Of Disk (AREA)
Description
【発明の詳細な説明】
本発明はPCMで記録された記録媒体の信号再
生装置に於ける再生速度制御装置に関するもので
ある。
生装置に於ける再生速度制御装置に関するもので
ある。
第１図にデイジタルオーデイオデイスクの信号
再生速度制御方式として本発明者等が提唱してい
るブロツク図を示す。第１図の１はデイジタルオ
ーデイオデイスクであり、記録密度を上げるため
信号の記録がデイスクの内周、外周の位置にかか
わらず線速度が一定であるCLV（Constant Liner
Verocity）方式を採用している。したがつてデ
イスクの読み出し位置によつて、モータ２の回転
速度を変化させなければならない。３は同期信号
検出再生回路であり、デイスクから読み出された
信号の中に含まれている同期信号を検出して同期
信号パルスだけを出力する回路である。またこの
部分はデイスクの傷等による同期信号の欠落に対
しては、本来同期信号があるべき位置にパルスを
発生させて補充する機能も有している。この同期
信号検出再生回路３で発生する同期信号の再生範
囲には記録変調方式に起因する制限がある。
再生速度制御方式として本発明者等が提唱してい
るブロツク図を示す。第１図の１はデイジタルオ
ーデイオデイスクであり、記録密度を上げるため
信号の記録がデイスクの内周、外周の位置にかか
わらず線速度が一定であるCLV（Constant Liner
Verocity）方式を採用している。したがつてデ
イスクの読み出し位置によつて、モータ２の回転
速度を変化させなければならない。３は同期信号
検出再生回路であり、デイスクから読み出された
信号の中に含まれている同期信号を検出して同期
信号パルスだけを出力する回路である。またこの
部分はデイスクの傷等による同期信号の欠落に対
しては、本来同期信号があるべき位置にパルスを
発生させて補充する機能も有している。この同期
信号検出再生回路３で発生する同期信号の再生範
囲には記録変調方式に起因する制限がある。
第２図に示す変調方式（デイジタル変調の一種
であるEFM方式）を例にとつて説明する。変調
方式の詳細は省略するが、この方式では、基準と
なるクロツク周波数は4.3218MHz、したがつて
１／4.3218Mをクロツク周期（Ｔと表わす）として、 3Tから11Tの幅のパルスで情報が記録されてい
る。また同期信号は11T，11Tの“Ｈ”，“Ｌ”又
は“Ｌ”，“Ｈ”の連続パターンとして定められて
おり、588T毎に記録されている。従つて同期信
号は4.3218MHz／588＝7.35KHzとなる。読み出し信号 の中から3T，4T，5T，…10T，11Tの信号をク
ロツク信号で計数して正確に区別しなければなら
ないが、１０Ｔと１１Ｔとの信号を区別するため
には11Tの信号が10.5T以上である必要があり、
同期信号周波数は正規の周波数に対して±0.5／11即 ち±4.5％以内である必要がある。
であるEFM方式）を例にとつて説明する。変調
方式の詳細は省略するが、この方式では、基準と
なるクロツク周波数は4.3218MHz、したがつて
１／4.3218Mをクロツク周期（Ｔと表わす）として、 3Tから11Tの幅のパルスで情報が記録されてい
る。また同期信号は11T，11Tの“Ｈ”，“Ｌ”又
は“Ｌ”，“Ｈ”の連続パターンとして定められて
おり、588T毎に記録されている。従つて同期信
号は4.3218MHz／588＝7.35KHzとなる。読み出し信号 の中から3T，4T，5T，…10T，11Tの信号をク
ロツク信号で計数して正確に区別しなければなら
ないが、１０Ｔと１１Ｔとの信号を区別するため
には11Tの信号が10.5T以上である必要があり、
同期信号周波数は正規の周波数に対して±0.5／11即 ち±4.5％以内である必要がある。
このため同期信号検出再生回路３は、同期信号
周波数が±4.5％以外のときは同期信号を識別す
ることが不可能となり信号再生を停止する。６は
デイジタル方式の周波数電圧変換器（以後Ｆ−Ｖ
変換器と呼ぶ）であり、基準クロツク信号発生回
路１２、カウンタ１１基準値１４と引算回路１３
とＤ／Ａ変換器１５により構成されている。同期
信号検出回路３で出力された再生同期信号を、1/
１０分周器２１を介してカウンタ１１のゲート信号
として入力し、クロツク信号１２をカウントし
て、同期信号周期を検出し引算器１３で基準値と
の差をとり、Ｄ／Ａ変換器１５で差に応じた電圧
を発生させ、必要ループゲインとなるように増幅
器７で増幅し、増幅器７の出力電圧をモータに帰
還して回転数を制御することにより、デイスクか
らの信号読み出し速度を一定としている。なお５
はモータ起動時用の擬似同期信号発生回路であ
る。
周波数が±4.5％以外のときは同期信号を識別す
ることが不可能となり信号再生を停止する。６は
デイジタル方式の周波数電圧変換器（以後Ｆ−Ｖ
変換器と呼ぶ）であり、基準クロツク信号発生回
路１２、カウンタ１１基準値１４と引算回路１３
とＤ／Ａ変換器１５により構成されている。同期
信号検出回路３で出力された再生同期信号を、1/
１０分周器２１を介してカウンタ１１のゲート信号
として入力し、クロツク信号１２をカウントし
て、同期信号周期を検出し引算器１３で基準値と
の差をとり、Ｄ／Ａ変換器１５で差に応じた電圧
を発生させ、必要ループゲインとなるように増幅
器７で増幅し、増幅器７の出力電圧をモータに帰
還して回転数を制御することにより、デイスクか
らの信号読み出し速度を一定としている。なお５
はモータ起動時用の擬似同期信号発生回路であ
る。
以上述べた如く、同期信号検出再生回路３は同
期信号周波数が正規の±4.5％以内でないと動作
しないため、起動時には同期信号を出力しない。
このため同期信号検出再生回路３が動作を始める
まで擬似同期信号を発生して回転数を正規に近づ
けるのが擬似同期信号発生回路５の目的である。
切換装置又は同期信号が検出できたか否かを判別
する判別器２２により、起動時はａ側、定常時は
ｂ側に切換えられる。
期信号周波数が正規の±4.5％以内でないと動作
しないため、起動時には同期信号を出力しない。
このため同期信号検出再生回路３が動作を始める
まで擬似同期信号を発生して回転数を正規に近づ
けるのが擬似同期信号発生回路５の目的である。
切換装置又は同期信号が検出できたか否かを判別
する判別器２２により、起動時はａ側、定常時は
ｂ側に切換えられる。
以下擬似同期信号発生回路５の動作を説明す
る。既に説明した通り、本方式では、3T〜11T
のパルス幅の信号で構成されており、最大パルス
幅11Tの“Ｈ”，“Ｌ”又は“Ｌ”，“Ｈ”２回連続
パターンを同期信号としており、また同期信号の
間隔は588Tとしている。従つて同期信号を検出
できなくても最大パルス幅を検出して求め、この
間隔を588／11倍することによつて同期信号の周期を 求めることができる。５はこれを具体化したもの
であり、８が最大パルス幅検出器である。最大パ
ルス幅検出器８では少くともＴの間隔より狭いパ
ルスでパルス幅を計数し、一定時間内の最大パル
ス幅値を求めている。演算器９では８で求めた値
を588／11倍して同期信号間隔を予測する。パルス発 生器１０は演算器９で求めた値を分周比とし上記
パルス幅を計数したパルスを分周して擬似同期信
号を発生させている。
る。既に説明した通り、本方式では、3T〜11T
のパルス幅の信号で構成されており、最大パルス
幅11Tの“Ｈ”，“Ｌ”又は“Ｌ”，“Ｈ”２回連続
パターンを同期信号としており、また同期信号の
間隔は588Tとしている。従つて同期信号を検出
できなくても最大パルス幅を検出して求め、この
間隔を588／11倍することによつて同期信号の周期を 求めることができる。５はこれを具体化したもの
であり、８が最大パルス幅検出器である。最大パ
ルス幅検出器８では少くともＴの間隔より狭いパ
ルスでパルス幅を計数し、一定時間内の最大パル
ス幅値を求めている。演算器９では８で求めた値
を588／11倍して同期信号間隔を予測する。パルス発 生器１０は演算器９で求めた値を分周比とし上記
パルス幅を計数したパルスを分周して擬似同期信
号を発生させている。
以上動作原理を説明してきたが、起動時一定時
間内の最大パルス幅を求める際、検出周期が短か
いと、検出期間内に最大パルス（第２図に示す変
調方式では１１Ｔ）が１回も入らず疑似同期信号
の発生を誤まることがある。
間内の最大パルス幅を求める際、検出周期が短か
いと、検出期間内に最大パルス（第２図に示す変
調方式では１１Ｔ）が１回も入らず疑似同期信号
の発生を誤まることがある。
本発明の目的は、信号再生速度の大小にかかわ
らず、信号再生速度に比例した疑似同期信号出力
を得られる再生速度制御装置を提供することにあ
る。
らず、信号再生速度に比例した疑似同期信号出力
を得られる再生速度制御装置を提供することにあ
る。
このため、本発明は、最大パルス幅を検出する
検出期間を少少なくとも最大パルス幅が記録され
ている周期よりも広く設定し、検出期間内に必ら
ず最大パルス幅をとらえるようにしたことにあ
る。
検出期間を少少なくとも最大パルス幅が記録され
ている周期よりも広く設定し、検出期間内に必ら
ず最大パルス幅をとらえるようにしたことにあ
る。
以下、本発明の一実施例を第３図および第４図
により説明する。第３図で第１図と同一符号は同
一機能を有する。２５は基準信号発生器１２出力
を入力とする検出期間設定用の時限装置である。
第４図は第３図の動作を説明するタイムチヤート
である。
により説明する。第３図で第１図と同一符号は同
一機能を有する。２５は基準信号発生器１２出力
を入力とする検出期間設定用の時限装置である。
第４図は第３図の動作を説明するタイムチヤート
である。
既に説明したように同期信号検出範囲外では、
スイツチ４を擬似同期信号発生器５の出力側へ切
り換え、信号内に含まれる最大パルス幅より同期
信号周期を予測し、Ｆ−Ｖ変換器６、増幅器７を
介してモータ２に帰環して速度制御をおこなつて
いる。
スイツチ４を擬似同期信号発生器５の出力側へ切
り換え、信号内に含まれる最大パルス幅より同期
信号周期を予測し、Ｆ−Ｖ変換器６、増幅器７を
介してモータ２に帰環して速度制御をおこなつて
いる。
ここで最大パルス幅検出器８は時限装置２５に
よつて決まる検出周期内で最大パルス幅を求め
る。最大パルス11Tは少くとも588T周期で繰り
返し存在するので時限装置２５の検出周期を
588Tより大きく設定すると、検出区間内に必ら
ず最大パルス11Tが入つてくる。
よつて決まる検出周期内で最大パルス幅を求め
る。最大パルス11Tは少くとも588T周期で繰り
返し存在するので時限装置２５の検出周期を
588Tより大きく設定すると、検出区間内に必ら
ず最大パルス11Tが入つてくる。
第４図は最大パルス巾の検出周期を同期信号周
期の1.5倍の場合のタイミング関係を示す。これ
からわかるように同期信号（11T部）と検出周期
設定パルスの位相のいかんにかかわらず、11Tパ
ルスの幅を検出することが可能となり、正しく同
期信号周期を予測することができる。
期の1.5倍の場合のタイミング関係を示す。これ
からわかるように同期信号（11T部）と検出周期
設定パルスの位相のいかんにかかわらず、11Tパ
ルスの幅を検出することが可能となり、正しく同
期信号周期を予測することができる。
これより信号の再生速度が約1/1.5以下に下が
ると最大パルス１１Ｔが検出周期内に入らない場
合があり、この時同期信号の予測を誤まることが
ある。しかし実際には最大パルス巾11Tは同期信
号以外の部分にも入つており、検出周期設定パル
スを第４図に示すタイミングに設定しておけば、
実用上支障はない。
ると最大パルス１１Ｔが検出周期内に入らない場
合があり、この時同期信号の予測を誤まることが
ある。しかし実際には最大パルス巾11Tは同期信
号以外の部分にも入つており、検出周期設定パル
スを第４図に示すタイミングに設定しておけば、
実用上支障はない。
しかしモータが停止している場合など極端に再
生速度が異なる場合においても、確実に目標とす
る再生速度に引き込ませるように動作させるに
は、検出周期設定パルスを次に示す実施例のタイ
ミングに設定すれば良い。
生速度が異なる場合においても、確実に目標とす
る再生速度に引き込ませるように動作させるに
は、検出周期設定パルスを次に示す実施例のタイ
ミングに設定すれば良い。
第５図および第６図により広い再生速度範囲か
ら確実に目標とする再生速度に引き込むことので
きる実施例を示す。
ら確実に目標とする再生速度に引き込むことので
きる実施例を示す。
第５図は本実施例の動作を説明するタイムチヤ
ートである。第６図は信号の再生速度を1/4〜４
倍可変した時の最大および最少のパルス幅の変化
を示したものである。
ートである。第６図は信号の再生速度を1/4〜４
倍可変した時の最大および最少のパルス幅の変化
を示したものである。
検出期間を第５図に示すよう４同期信号巾（４
×588T）以上に設定する。この場合信号の再生
速度が1/4〜∞までは検出期間内に必らず最大パ
ルス幅１１Ｔが入り正しく同期信号周期を予測す
る。再生速度が1/4以下になると検出期間内に最
大パルス幅が入らない場合がある。
×588T）以上に設定する。この場合信号の再生
速度が1/4〜∞までは検出期間内に必らず最大パ
ルス幅１１Ｔが入り正しく同期信号周期を予測す
る。再生速度が1/4以下になると検出期間内に最
大パルス幅が入らない場合がある。
しかし第６図に示すように、この時は最少パル
ス幅も１２Ｔ以上に伸びていることから、擬似同
期信号発生回路５の出力は必らず正規の同期信号
間隔より広い信号を出力し、モータ２を加速す
る。
ス幅も１２Ｔ以上に伸びていることから、擬似同
期信号発生回路５の出力は必らず正規の同期信号
間隔より広い信号を出力し、モータ２を加速す
る。
この結果デイスク１の回転数は高くなる。ここ
で再生速度が正規の1/4以上になると、既に説明
したように最大パルス幅を検出して正規の再生速
度になるよう速度制御される。
で再生速度が正規の1/4以上になると、既に説明
したように最大パルス幅を検出して正規の再生速
度になるよう速度制御される。
これより検出期間を信号内に含まれる最大パル
ス幅と最小パルス幅の比に同期信号同期を掛けた
値（例えば11T/3T）＊588T以上に選べば、０〜
∞までのの再生速度に対して目標とする再生速度
に引き込ませることができる。
ス幅と最小パルス幅の比に同期信号同期を掛けた
値（例えば11T/3T）＊588T以上に選べば、０〜
∞までのの再生速度に対して目標とする再生速度
に引き込ませることができる。
したがつて本発明によれば、より広い再生速度
のところで擬似同期信号を正しく発生させること
ができ、目標とする再生速度に引き込ませること
ができる。
のところで擬似同期信号を正しく発生させること
ができ、目標とする再生速度に引き込ませること
ができる。
第１図はPCM信号読み出し速度制御ブロツク
図、第２図はEFM信号波形図、第３図は本発明
による実施例ブロツク図、第４図は実施例のタイ
ムチヤート図、第５図は再生速度対信号パルス幅
波形図、第６図は別の実施例のタイムチヤート図
である。 １……デイスク、２……モータ、３……同期信
号検出回路、４……スイツチ、５……擬似同期信
号発生回路、６……Ｆ−Ｖ変換器、７……増幅
器、２５……パルス発生器。
図、第２図はEFM信号波形図、第３図は本発明
による実施例ブロツク図、第４図は実施例のタイ
ムチヤート図、第５図は再生速度対信号パルス幅
波形図、第６図は別の実施例のタイムチヤート図
である。 １……デイスク、２……モータ、３……同期信
号検出回路、４……スイツチ、５……擬似同期信
号発生回路、６……Ｆ−Ｖ変換器、７……増幅
器、２５……パルス発生器。
Claims (1)
- 【特許請求の範囲】 １ デイジタル変調されたデイジタルデータが所
定のパルス幅をもつ同期信号とともに記録された
記録媒体より、モータの回転速度に従つて上記デ
イジタル変調されたデイジタルデータを読出す読
出手段と、 所定の繰返し検出期間内に読出されたデイジタ
ルデータの各パルス幅を検出して、この検出期間
内に検出された最大のパルス幅に応じた速度制御
信号を発生する検出手段と、 上記速度制御信号に応じて上記モータの回転速
度を制御する制御手段とからなり、 上記所定の繰返し検出期間は、上記デイジタル
変調されたデイジタルデータの最大パルス幅と最
小パルス幅との比率を上記同期信号の周期に掛け
た期間以上に設定される ことを特徴とする再生速度制御装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15370781A JPS5856258A (ja) | 1981-09-30 | 1981-09-30 | 再生速度制御装置 |
| GB08227632A GB2109593B (en) | 1981-09-30 | 1982-09-28 | Playback speed control system |
| DE8282109013T DE3275144D1 (en) | 1981-09-30 | 1982-09-29 | Playback speed control system |
| AT82109013T ATE24981T1 (de) | 1981-09-30 | 1982-09-29 | Vorrichtung zum regeln der abtastgeschwindigkeit. |
| EP82109013A EP0075948B1 (en) | 1981-09-30 | 1982-09-29 | Playback speed control system |
| US06/428,209 US4532561A (en) | 1981-09-30 | 1982-09-29 | Playback speed control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15370781A JPS5856258A (ja) | 1981-09-30 | 1981-09-30 | 再生速度制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856258A JPS5856258A (ja) | 1983-04-02 |
| JPH0327986B2 true JPH0327986B2 (ja) | 1991-04-17 |
Family
ID=15568337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15370781A Granted JPS5856258A (ja) | 1981-09-30 | 1981-09-30 | 再生速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856258A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2919380B2 (ja) * | 1996-08-29 | 1999-07-12 | 山形日本電気株式会社 | ディスク回転速度制御回路 |
| JP2972657B2 (ja) * | 1997-06-20 | 1999-11-08 | 山形日本電気株式会社 | Ｅｆｍ信号のフレーム周期検出回路及びｅｆｍ信号再生用ビット同期クロック信号の周波数制御方法 |
-
1981
- 1981-09-30 JP JP15370781A patent/JPS5856258A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5856258A (ja) | 1983-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4532561A (en) | Playback speed control system | |
| KR880000901B1 (ko) | 디스크 재생장치 | |
| US4423498A (en) | Control apparatus for a recording medium drive motor in a digital information reproducing apparatus | |
| CA1212729A (en) | Digital signal detecting and compensating circuit with adjustable window signal | |
| US6331967B1 (en) | Disk-rotation control apparatus | |
| JPS6348098B2 (ja) | ||
| US4481615A (en) | Motor controlling circuit of reproducing apparatus and method of controlling | |
| US6125089A (en) | Recording timing control circuit for optical disk driving device | |
| CA1171174A (en) | Servo system | |
| US5636196A (en) | Optical disc apparatus with selectively shiftable seek operation capture range | |
| KR910017400A (ko) | 디스크 재생 장치의 모터 서보 회로 | |
| KR100422600B1 (ko) | 재생장치및회전서보회로 | |
| JPH11232772A (ja) | ディスク回転制御装置 | |
| JPH0327986B2 (ja) | ||
| JPH0332152B2 (ja) | ||
| JP3043209B2 (ja) | 光ディスク装置のスピンドル制御回路 | |
| JP2618219B2 (ja) | ディスク状記録媒体記録方法 | |
| JPS5856256A (ja) | 再生速度制御装置 | |
| JPH08106727A (ja) | ディスク再生装置 | |
| KR100195013B1 (ko) | 광 디스크 플레이어 시스템의 정선속도 제어 장치 | |
| JP3810370B2 (ja) | ディスク回転制御装置 | |
| JPH0584584B2 (ja) | ||
| JP3702566B2 (ja) | サーボ回路 | |
| JP2765179B2 (ja) | 回転ヘッド方式ｐｃｍ磁気記録再生装置 | |
| JPH0412541B2 (ja) |