JPS5856258A - 再生速度制御装置 - Google Patents
再生速度制御装置Info
- Publication number
- JPS5856258A JPS5856258A JP15370781A JP15370781A JPS5856258A JP S5856258 A JPS5856258 A JP S5856258A JP 15370781 A JP15370781 A JP 15370781A JP 15370781 A JP15370781 A JP 15370781A JP S5856258 A JPS5856258 A JP S5856258A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse width
- synchronization signal
- speed
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/24—Arrangements for providing constant relative speed between record carrier and head
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＰＣＭで記録された記録媒体の信号再生装置に
於ける再生速度制御装置に関するものである。
於ける再生速度制御装置に関するものである。
第１図にディジタルオーディオディスクの信号再生速度
制御方式として本発明者等が提唱しているブロック図を
示す。第１図の１はゲイジもタルオーディオディスクで
あり、記録密度を上げるため信号の記録がディスクの内
周、外周の位置にかかわらず線速度が一定であるＣＬＶ
（Ｃｏルｐｔ−α、ｎｔ Ｌ碓ｅｒ Ｖｅｒｏｃｉｔｙ
）方式を採用している。したがってディスクの読み出
し位置によって、モータ２．）２０回転速度を変化させ
なければならない。５゛け同期信号検出再生回路であり
、ディスクから読み出された信号の中に含まれている同
期信号を検出して同期信号パルスだけを出力する回路・
である。またこの部分はディスクの傷等による）同期信
号の欠落に対しては、本来同期信号があるべき位置にパ
ルスを発生させて補充する機能も有している。この同期
信号検出再生回路３で。
制御方式として本発明者等が提唱しているブロック図を
示す。第１図の１はゲイジもタルオーディオディスクで
あり、記録密度を上げるため信号の記録がディスクの内
周、外周の位置にかかわらず線速度が一定であるＣＬＶ
（Ｃｏルｐｔ−α、ｎｔ Ｌ碓ｅｒ Ｖｅｒｏｃｉｔｙ
）方式を採用している。したがってディスクの読み出
し位置によって、モータ２．）２０回転速度を変化させ
なければならない。５゛け同期信号検出再生回路であり
、ディスクから読み出された信号の中に含まれている同
期信号を検出して同期信号パルスだけを出力する回路・
である。またこの部分はディスクの傷等による）同期信
号の欠落に対しては、本来同期信号があるべき位置にパ
ルスを発生させて補充する機能も有している。この同期
信号検出再生回路３で。
発生する同期信号の再生範囲には記録変調方式に起因す
る制限がある。 １．。
る制限がある。 １．。
第２図に示す変調方式を例にとって説明する。
変調方式の詳細は省略するが、この方式では、基準よな
るクロック周波数は、（６２＋５Ａｆｆｌｚ、したが。
るクロック周波数は、（６２＋５Ａｆｆｌｚ、したが。
として、５Ｔから１１７’の幅のパルスで情報が記録１
゜されている。また同期信号は１１７’、１１７’の儀
１１／／。
゜されている。また同期信号は１１７’、１１７’の儀
１１／／。
％Ｊ、／ｌ又は＼ｌ、 ／／ 、 ５ｓｌｌ ｔｔの連
続パターンとして定められており、５８８Ｔ毎に記録さ
れている。従ってし信号の中から５Ｔ、４Ｔ、５Ｔ、・
・・１０ｒ、１１７’の信号なり−１，：ロック信号で
計数して正確に区別しなければならないが、１０Ｔと１
１７’との信号を区別するためには１１Ｔの信号が１０
．５ｒ以上である必要があり、ち±４．５係以内である
必要がある。
続パターンとして定められており、５８８Ｔ毎に記録さ
れている。従ってし信号の中から５Ｔ、４Ｔ、５Ｔ、・
・・１０ｒ、１１７’の信号なり−１，：ロック信号で
計数して正確に区別しなければならないが、１０Ｔと１
１７’との信号を区別するためには１１Ｔの信号が１０
．５ｒ以上である必要があり、ち±４．５係以内である
必要がある。
このため同期信号検出再生回路５は、同期信号周波数が
±４．５％以外のときけ同期信号を識別することが不可
能となり信号再生を停止する。
±４．５％以外のときけ同期信号を識別することが不可
能となり信号再生を停止する。
６はデイジメル方式の周波数電圧変換器（以後・Ｐ’−
Ｖ変換器と呼ぶ）であり、基準クロック信号ｌ・１発生
回路１２、カウンタ１１基準値１４と引算回路１６とル
４変換器１５により構成されている。同期信号検出回路
６で出力された再生同期信号を、′／０ 分周器２１を介してカウンタ１１のゲート信号として入
力し、クロック信号１２をカウントして、同１、期信号
周ル］を検出し引算器１３で基準値との差を。
Ｖ変換器と呼ぶ）であり、基準クロック信号ｌ・１発生
回路１２、カウンタ１１基準値１４と引算回路１６とル
４変換器１５により構成されている。同期信号検出回路
６で出力された再生同期信号を、′／０ 分周器２１を介してカウンタ１１のゲート信号として入
力し、クロック信号１２をカウントして、同１、期信号
周ル］を検出し引算器１３で基準値との差を。
とり、Ｄ／Ａ変換器１５で差に応じた電圧を発生さ。
せ、必要ループゲインとなるように増幅器７で増幅し、
増幅器７の出力適圧をモータに帰還して回転数を制御す
ることにより、ディスクから、、１の信号読み出し速度
を一定としている。なお５はモータ起動時用の擬似同期
信号発生回路である。
増幅器７の出力適圧をモータに帰還して回転数を制御す
ることにより、ディスクから、、１の信号読み出し速度
を一定としている。なお５はモータ起動時用の擬似同期
信号発生回路である。
以上述べた如く、同期信号検出再生回路６け同期信号周
波数が正規の±４．５％以内でないと動□作しないため
、起動時には同期信号を出力しない。このため同期信号
検出再生回路３が動作を始めるまで擬似同期信号を発生
して回転数を正規に近づけるのが擬似同期信号発生回路
５の目的である。切換装置又は同期信号が検出できたｌ
・・か否かを判別する判別器２２により、起動時はα側
、定材時はｂ側に切換えられる。
波数が正規の±４．５％以内でないと動□作しないため
、起動時には同期信号を出力しない。このため同期信号
検出再生回路３が動作を始めるまで擬似同期信号を発生
して回転数を正規に近づけるのが擬似同期信号発生回路
５の目的である。切換装置又は同期信号が検出できたｌ
・・か否かを判別する判別器２２により、起動時はα側
、定材時はｂ側に切換えられる。
以下擬似同期信号発生回路５の動作を説明する。既に説
明した通り、本方式では、３１〜１１７’のパルス幅の
信号で構成されており、最大パルス１−１幅１１Ｔの一
１１／Ｊ、東Ｌ〃又は亀Ｌｌ 、 ％Ｅ／／ ２回連続
パターンを同期信号としており、また同期信号の間隔は
５８８Ｔとしている。従って同期信号を検出できなくて
も最大パルス幅を検出して求め、こ期を求めることがで
きる。５はこれを具体化したものであり、８が最大パル
ス幅検出器である。
明した通り、本方式では、３１〜１１７’のパルス幅の
信号で構成されており、最大パルス１−１幅１１Ｔの一
１１／Ｊ、東Ｌ〃又は亀Ｌｌ 、 ％Ｅ／／ ２回連続
パターンを同期信号としており、また同期信号の間隔は
５８８Ｔとしている。従って同期信号を検出できなくて
も最大パルス幅を検出して求め、こ期を求めることがで
きる。５はこれを具体化したものであり、８が最大パル
ス幅検出器である。
最大パルス幅検出器８では少くともＴの間隔より狭いパ
ルスでパルス幅を計数し、一定時間内の最大パルス幅直
を求めている。演算器９では□８で求めた値を古Ｍ培し
て同期信号間隔を予測する。パルス発生器１０は演算器
９で求めた値を分局比とし上記パルス幅を計数し比パル
スを分周して擬似同期信号を発生させている。
ルスでパルス幅を計数し、一定時間内の最大パルス幅直
を求めている。演算器９では□８で求めた値を古Ｍ培し
て同期信号間隔を予測する。パルス発生器１０は演算器
９で求めた値を分局比とし上記パルス幅を計数し比パル
スを分周して擬似同期信号を発生させている。
以上動作原理を説明してきたが、起動時一定１（１時間
内の最大パルス幅な求める際、検出周期が短かいと、検
出期間内に最大パルス（第２図に示す変調方式では１１
Ｔ）が１回も入らず疑似同期信号の発生を誤まることが
ある。
内の最大パルス幅な求める際、検出周期が短かいと、検
出期間内に最大パルス（第２図に示す変調方式では１１
Ｔ）が１回も入らず疑似同期信号の発生を誤まることが
ある。
本発明の目的は、信号再生速度の大小にかがｌ、わらず
、信号再生速度に比例した疑似同期信号出力を得られる
再生速度制御装置を提供するととにある。
、信号再生速度に比例した疑似同期信号出力を得られる
再生速度制御装置を提供するととにある。
このため、本発明は、最大パルス幅を検出する検出期間
を少なくとも最大パルス幅が記録さ１゜４ ・ れている周期よりも広く設定し、検出期間内に必らず最
大パルス幅をとらえるようにしたことにある。
を少なくとも最大パルス幅が記録さ１゜４ ・ れている周期よりも広く設定し、検出期間内に必らず最
大パルス幅をとらえるようにしたことにある。
以下、本発明の一実施例を第６図および第４図により説
明する。第６図で第１図と同一符号・は同一機能を有す
る。２５は基準信号発生器１２出力を入力とする検出期
間設定用の時限装置である。第４図は第６図の動作を説
明するタイムチャートである。
明する。第６図で第１図と同一符号・は同一機能を有す
る。２５は基準信号発生器１２出力を入力とする検出期
間設定用の時限装置である。第４図は第６図の動作を説
明するタイムチャートである。
既に説明したように同期信号検出範囲外では、↓１゜ス
イッチ４を疑似同期信号発生器５の出力側へ切り換え、
信号内に含まれる最大パルス幅より同期信号周期を予測
し、Ｆ−Ｖ変換器６、増幅器７を介してモータ２に帰環
して速度制御をおこなっている。
１−１ここで最大パルス幅検出器８は時限
装置２５によって決まる検出周期内で最大パルス幅を求
める。最大パルス１１Ｔは少くとも５８８Ｔ周期で繰り
返し存在するので時限装置２５の検出周期を５８８Ｔよ
り大きく設定すると、検出区間内に必らず最５．。
イッチ４を疑似同期信号発生器５の出力側へ切り換え、
信号内に含まれる最大パルス幅より同期信号周期を予測
し、Ｆ−Ｖ変換器６、増幅器７を介してモータ２に帰環
して速度制御をおこなっている。
１−１ここで最大パルス幅検出器８は時限
装置２５によって決まる検出周期内で最大パルス幅を求
める。最大パルス１１Ｔは少くとも５８８Ｔ周期で繰り
返し存在するので時限装置２５の検出周期を５８８Ｔよ
り大きく設定すると、検出区間内に必らず最５．。
大パルス１１Ｔが入ってくる。
第４図は最大パルス巾の検出周期を同期信号周期の１．
５倍の場合のタイミング関係を示す。これかられかるよ
うに同期信号（１１１部」と検出周期設定パルスの位相
のいかんにかかわらず、）１１Ｔハルスの幅を検出する
ことが可能となり、正しく同期信号周期を予測すること
ができる。−これより信号の再生速度が約１／１．５以
下に下がると最大パルス１１Ｔが検出周期内に入らない
場合があり、この時同期信号の予測ン誤まること１（）
がある。しかし実際には最大パルス巾１１７’は同期信
号以外の部分にも入っており、検出周期設定パルスを第
４図に示すタイミングに設定しておけば、実用上支障は
ない。
５倍の場合のタイミング関係を示す。これかられかるよ
うに同期信号（１１１部」と検出周期設定パルスの位相
のいかんにかかわらず、）１１Ｔハルスの幅を検出する
ことが可能となり、正しく同期信号周期を予測すること
ができる。−これより信号の再生速度が約１／１．５以
下に下がると最大パルス１１Ｔが検出周期内に入らない
場合があり、この時同期信号の予測ン誤まること１（）
がある。しかし実際には最大パルス巾１１７’は同期信
号以外の部分にも入っており、検出周期設定パルスを第
４図に示すタイミングに設定しておけば、実用上支障は
ない。
しかしモータが停止している場合など極端に１，１再生
速度が異なる場合においても、確実に目標とする再生速
度に引き込ませるように動作させるには、検出周期設定
パルスを次に示す実施例。
速度が異なる場合においても、確実に目標とする再生速
度に引き込ませるように動作させるには、検出周期設定
パルスを次に示す実施例。
のタイミングに設定すれば良い。
第５図および第６図により広い再生速度範囲１．１から
確実に目標とする再生速度に引き込むことのできる実施
例を示す。
確実に目標とする再生速度に引き込むことのできる実施
例を示す。
第５図は本実施例の動作を説明するタイムチャ。
−トである。第６図は信号の再生速度を１／４〜４倍可
変した時の最大および最少のパルス幅の゛変化を示した
ものである。
変した時の最大および最少のパルス幅の゛変化を示した
ものである。
検出期間を第５図に示すよう４同期信号巾（４Ｘ５８８
Ｔ）以上に設定する。この場合信号の再生速度が１／４
〜〜までは検出期間内に必らず最大パルス幅１１Ｔが入
り正しく同期信号周期を予測ｉ１１する。再生速度が１
／４以下になると検出期間内に最大パルス幅が入らない
場合がある。
Ｔ）以上に設定する。この場合信号の再生速度が１／４
〜〜までは検出期間内に必らず最大パルス幅１１Ｔが入
り正しく同期信号周期を予測ｉ１１する。再生速度が１
／４以下になると検出期間内に最大パルス幅が入らない
場合がある。
しかし第６図に示すように、この時は最少パルス幅も１
２Ｔ以上に伸びていることから、疑似同期信号発生回路
５の出力は必らず正規の同期１・信号間隔より広い信号
を出力し、モータ２を加速する。
２Ｔ以上に伸びていることから、疑似同期信号発生回路
５の出力は必らず正規の同期１・信号間隔より広い信号
を出力し、モータ２を加速する。
この結果ディスク１０回転数は高くなる。ここで再生速
度が正規の１／４以上になると、既に説明したように最
大パルス幅を検出して正規の２．。
度が正規の１／４以上になると、既に説明したように最
大パルス幅を検出して正規の２．。
−
再生速度になるよう速度制御される。
これより検出期間を信号内に含まれる最大パ・ルス幅と
最小パルス幅の比に同期信号同期を掛けた値（例えば（
１”１５１−）１５８８Ｔ）以上に選べば、０−＝−ま
での再生速度に対して目標とする再生速、度に引き込ま
せることができる。
最小パルス幅の比に同期信号同期を掛けた値（例えば（
１”１５１−）１５８８Ｔ）以上に選べば、０−＝−ま
での再生速度に対して目標とする再生速、度に引き込ま
せることができる。
したがって本発明によれば、より広い再生速度のところ
で疑似同期信号を正しく発生させることができ、目標と
する再生速度に引き込ませるととができる。
１、。
で疑似同期信号を正しく発生させることができ、目標と
する再生速度に引き込ませるととができる。
１、。
第１図はｐＣＭ信号読み出し速度制御ブロック図、第２
図はＥＦｌ、ｆ信号波形図、第３図は本発明による実施
例ブロック図、第４図は実施例のタイムチャート図、第
５図は再生速度対信号ノ（ルＩ−１ス幅波形図、第６図
は別の実施例のタイムチャート図である。 １・・・ディスク、 ２・・・モータ、３・・同
期信号検出回路、 ４・・スイッチ。 − ５・・・擬似同期信号発生回路、 ６・・・Ｆ−Ｖ変換器、 ７・・・増幅器、２５
・・・パルス発生器。
図はＥＦｌ、ｆ信号波形図、第３図は本発明による実施
例ブロック図、第４図は実施例のタイムチャート図、第
５図は再生速度対信号ノ（ルＩ−１ス幅波形図、第６図
は別の実施例のタイムチャート図である。 １・・・ディスク、 ２・・・モータ、３・・同
期信号検出回路、 ４・・スイッチ。 − ５・・・擬似同期信号発生回路、 ６・・・Ｆ−Ｖ変換器、 ７・・・増幅器、２５
・・・パルス発生器。
Claims (1)
- 同期信号を含むディジタルデータが記録された記録媒体
の再生装置において、検出周期を該−同期信号周期より
広くしてなる特定パルス巾検出器を具備したことを特徴
とする再生速度制御装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15370781A JPS5856258A (ja) | 1981-09-30 | 1981-09-30 | 再生速度制御装置 |
| GB08227632A GB2109593B (en) | 1981-09-30 | 1982-09-28 | Playback speed control system |
| DE8282109013T DE3275144D1 (en) | 1981-09-30 | 1982-09-29 | Playback speed control system |
| AT82109013T ATE24981T1 (de) | 1981-09-30 | 1982-09-29 | Vorrichtung zum regeln der abtastgeschwindigkeit. |
| EP82109013A EP0075948B1 (en) | 1981-09-30 | 1982-09-29 | Playback speed control system |
| US06/428,209 US4532561A (en) | 1981-09-30 | 1982-09-29 | Playback speed control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15370781A JPS5856258A (ja) | 1981-09-30 | 1981-09-30 | 再生速度制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856258A true JPS5856258A (ja) | 1983-04-02 |
| JPH0327986B2 JPH0327986B2 (ja) | 1991-04-17 |
Family
ID=15568337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15370781A Granted JPS5856258A (ja) | 1981-09-30 | 1981-09-30 | 再生速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856258A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923628A (en) * | 1996-08-29 | 1999-07-13 | Nec Corporation | Disk rotational velocity controlling circuit |
| US6118393A (en) * | 1997-06-20 | 2000-09-12 | Nec Corporation | EFM signal frame period detecting circuit, and system for controlling the frequency of the bit synchronizing clock signal used for reproducing the EFM signal |
-
1981
- 1981-09-30 JP JP15370781A patent/JPS5856258A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923628A (en) * | 1996-08-29 | 1999-07-13 | Nec Corporation | Disk rotational velocity controlling circuit |
| US6118393A (en) * | 1997-06-20 | 2000-09-12 | Nec Corporation | EFM signal frame period detecting circuit, and system for controlling the frequency of the bit synchronizing clock signal used for reproducing the EFM signal |
| DE19827723B4 (de) * | 1997-06-20 | 2007-08-02 | Nec Electronics Corp., Kawasaki | Erfassungsschaltung für EFM-Signalrahmenperioden und System zum Steuern der Frequenz des Bit-Synchronisationstaktsignals zur Wiedergabe des EFM-Signals |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0327986B2 (ja) | 1991-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4532561A (en) | Playback speed control system | |
| US4562549A (en) | Digital player using a pulse width detector | |
| US4423498A (en) | Control apparatus for a recording medium drive motor in a digital information reproducing apparatus | |
| EP0872838B1 (en) | Disk-rotation control apparatus | |
| JPS6348098B2 (ja) | ||
| US4961116A (en) | Method of, and apparatus for, facilitating sychronization of recorded audio and video information | |
| KR950006811A (ko) | 디스크 재생 장치, 신호 처리 회로, 재생 속도 검출 회로 및 재생방법 | |
| US5327300A (en) | Digital information reproducing apparatus including a circuit for detecting frequency deviation of a synchronism clock | |
| KR960032444A (ko) | 광 디스크 재생 장치 | |
| KR960002271A (ko) | 디스크 기록 재생 장치 | |
| JPS5856258A (ja) | 再生速度制御装置 | |
| JPH11232772A (ja) | ディスク回転制御装置 | |
| KR940001096A (ko) | Vcr 서어보오계에서의 속도/위상 안정화 장치와 안정화 제어방법 | |
| JPS5921112B2 (ja) | 番地検出装置 | |
| JPH0332152B2 (ja) | ||
| JPH028385B2 (ja) | ||
| JPS6314432B2 (ja) | ||
| JP2810263B2 (ja) | 信号発生手段 | |
| JP3494912B2 (ja) | 周波数誤差検出装置 | |
| JP2990744B2 (ja) | ジョグ装置 | |
| KR0130366B1 (ko) | 브이씨알의 기록모드 판별장치 | |
| SU1081653A1 (ru) | Устройство дл записи и воспроизведени цифровой информации на магнитном носителе | |
| JPH0616340B2 (ja) | 再生速度制御装置 | |
| JPH0341022B2 (ja) | ||
| JP3367137B2 (ja) | 磁気記録再生装置 |