JPH0328034B2 - - Google Patents
Info
- Publication number
- JPH0328034B2 JPH0328034B2 JP61134897A JP13489786A JPH0328034B2 JP H0328034 B2 JPH0328034 B2 JP H0328034B2 JP 61134897 A JP61134897 A JP 61134897A JP 13489786 A JP13489786 A JP 13489786A JP H0328034 B2 JPH0328034 B2 JP H0328034B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistors
- power supply
- variable frequency
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Electroluminescent Light Sources (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は電界発光装置に係り、特にその駆動回
路の改良に関する。
路の改良に関する。
［従来の技術］
従来、ELと称される電界発光素子を使用する
電界発光装置の駆動回路は、例えば電界発光素子
の両端に交流電源を接続するようにし、この電界
発光素子に電圧を加えることにより駆動させてい
る。この場合、上記電界発光素子の輝度は、この
発光素子への印加電圧の大きさ及び周波数に比例
して増大する。このため、従来の電界発光装置の
駆動回路はトランス等を使用して電界発光素子へ
の印加電圧を昇圧すると共に、周波数の変換を行
なうようにしている。
電界発光装置の駆動回路は、例えば電界発光素子
の両端に交流電源を接続するようにし、この電界
発光素子に電圧を加えることにより駆動させてい
る。この場合、上記電界発光素子の輝度は、この
発光素子への印加電圧の大きさ及び周波数に比例
して増大する。このため、従来の電界発光装置の
駆動回路はトランス等を使用して電界発光素子へ
の印加電圧を昇圧すると共に、周波数の変換を行
なうようにしている。
［発明が解決しようとする問題点］
しかしながら、上述したようにトランスを使用
した従来の電界発光装置の駆動回路では、このト
ランス自体が大きく大重量になるので、必然的に
上記駆動回路も大きくなり、電界発光装置に要求
される薄型化、低消費電力化を満足させることが
できないものであつた。
した従来の電界発光装置の駆動回路では、このト
ランス自体が大きく大重量になるので、必然的に
上記駆動回路も大きくなり、電界発光装置に要求
される薄型化、低消費電力化を満足させることが
できないものであつた。
このため、トランスを使用しない電界発光装置
の駆動回路もいくつか開発されている。例えば、
マルチバイブレータを使用して上記発光素子に電
圧を印加するもの、倍電圧整流回路を使用するも
の等がある。しかるに、前者は電界発光素子以外
に負荷抵抗を通じて余分な電力が消費されると共
に、周波数可変のために２連可変抵抗を必要とし
て構成及びその操作が複雑化するという欠点を有
していた。一方、後者は大容量の平滑コンデンサ
を必要とし、このために必ずしも小型化には向い
ていないものであつた。
の駆動回路もいくつか開発されている。例えば、
マルチバイブレータを使用して上記発光素子に電
圧を印加するもの、倍電圧整流回路を使用するも
の等がある。しかるに、前者は電界発光素子以外
に負荷抵抗を通じて余分な電力が消費されると共
に、周波数可変のために２連可変抵抗を必要とし
て構成及びその操作が複雑化するという欠点を有
していた。一方、後者は大容量の平滑コンデンサ
を必要とし、このために必ずしも小型化には向い
ていないものであつた。
本発明は上記のような点に鑑みてなされたもの
で、電界発光装置を小型薄型化、低消費電力化を
可能にし、且つ周波数の可変を行ない易い電界発
光装置の駆動回路を提供することを目的とする。
で、電界発光装置を小型薄型化、低消費電力化を
可能にし、且つ周波数の可変を行ない易い電界発
光装置の駆動回路を提供することを目的とする。
［問題点を解決するための手段］
すなわち本発明は、第１及び第２の直流電源
と、上記第１の直流電源によつて駆動される
CMOSのシユミツトインバータのような低消費
電力論理素子と、容量素子及び抵抗素子から成
り、可変周波数信号を発振する可変周波数発振回
路と、上記第１の直流電源によつて駆動され、上
記可変周波数発振回路の出力を基準信号として、
この基準信号に対して逆相で立上がりが所定時間
だけ遅延された第１のタイミング信号、及び上記
基準信号と同相で立上がりが所定時間遅延された
第２のタイミング信号を発生するタイミング発生
回路と、上記第２の直流電源に対してそれぞれの
コレクタ−エミツタ通路が直列に接続され、且つ
互いには並列にブリツジ接続された第１及び第２
のトランジスタと第３及び第４のトランジスタを
有し、上記第１及び第３のトランジスタの各ベー
スとコレクタ間がたすき掛けに接続されると共
に、上記第２及び第４のトランジスタの各ベース
がそれぞれ上記タイミング発生回路の第１及び第
２のタイミング信号の各出力端に対応的に接続さ
れて成るスイツチ回路と、このスイツチ回路の上
記第１及び第２のトランジスタの各コレクタの接
続の中点と、上記第３及び第４のトランジスタの
各コレクタの接続の中点間に接続される電界発光
素子とを備えたことを特徴とする。
と、上記第１の直流電源によつて駆動される
CMOSのシユミツトインバータのような低消費
電力論理素子と、容量素子及び抵抗素子から成
り、可変周波数信号を発振する可変周波数発振回
路と、上記第１の直流電源によつて駆動され、上
記可変周波数発振回路の出力を基準信号として、
この基準信号に対して逆相で立上がりが所定時間
だけ遅延された第１のタイミング信号、及び上記
基準信号と同相で立上がりが所定時間遅延された
第２のタイミング信号を発生するタイミング発生
回路と、上記第２の直流電源に対してそれぞれの
コレクタ−エミツタ通路が直列に接続され、且つ
互いには並列にブリツジ接続された第１及び第２
のトランジスタと第３及び第４のトランジスタを
有し、上記第１及び第３のトランジスタの各ベー
スとコレクタ間がたすき掛けに接続されると共
に、上記第２及び第４のトランジスタの各ベース
がそれぞれ上記タイミング発生回路の第１及び第
２のタイミング信号の各出力端に対応的に接続さ
れて成るスイツチ回路と、このスイツチ回路の上
記第１及び第２のトランジスタの各コレクタの接
続の中点と、上記第３及び第４のトランジスタの
各コレクタの接続の中点間に接続される電界発光
素子とを備えたことを特徴とする。
［作用］
本発明の作用について説明すると、例えば
CMOSのシユミツトトリガのような低消費電力
論理素子による可変周波数発振回路から基準信号
が出力され、この基準信号と同相、逆相の二種類
に分けられた信号をタイミング発生回路で所定時
間分それぞれ遅延させる。これら二種類のタイミ
ング信号に基づき、ブリツジ接続された二対のト
ランジスタによるスイツチ回路が駆動されるもの
であり、このスイツチ回路に於いて所定時間ハ
イ・インピーダンス状態にすることによつて、直
流電源から電界発光素子に等価的に所定の周期の
矩形波電圧が印加されて駆動される。
CMOSのシユミツトトリガのような低消費電力
論理素子による可変周波数発振回路から基準信号
が出力され、この基準信号と同相、逆相の二種類
に分けられた信号をタイミング発生回路で所定時
間分それぞれ遅延させる。これら二種類のタイミ
ング信号に基づき、ブリツジ接続された二対のト
ランジスタによるスイツチ回路が駆動されるもの
であり、このスイツチ回路に於いて所定時間ハ
イ・インピーダンス状態にすることによつて、直
流電源から電界発光素子に等価的に所定の周期の
矩形波電圧が印加されて駆動される。
［発明の実施例］
以下図面を参照して本発明の一実施例を説明す
る。第１図は本発明の一実施例に係る電界発光装
置の駆動回路の回路構成を示したもので、例えば
100V、50または60Hzで商用の交流電源１１の両
端子に、ブリツジ状に接続された図示極性のダイ
オード１２１〜１２４から成る整流回路（第２の
直流電源）１２の入力両端を接続す。この整流回
路（第２の直流電源）１２の出力両端には、電流
制限抵抗１３１と、例えば５〜15Vに選択できる
図示極性の定電圧ダイオード１３２が直列に接続
されている。そして、この定電圧ダイオード１３
２の両端には逆流によるリツプル増加防止用の図
示極性のダイオード１３３とコンデンサ１３４が
直列に接続されている。このダイオード１３３と
コンデンサ１３４との中点からは、図示しない後
述する各インバータに電圧Vccが印加されるよう
になつており、これらはCMOSゲートIC用電源
回路（第１の直流電源）１３を構成している。
る。第１図は本発明の一実施例に係る電界発光装
置の駆動回路の回路構成を示したもので、例えば
100V、50または60Hzで商用の交流電源１１の両
端子に、ブリツジ状に接続された図示極性のダイ
オード１２１〜１２４から成る整流回路（第２の
直流電源）１２の入力両端を接続す。この整流回
路（第２の直流電源）１２の出力両端には、電流
制限抵抗１３１と、例えば５〜15Vに選択できる
図示極性の定電圧ダイオード１３２が直列に接続
されている。そして、この定電圧ダイオード１３
２の両端には逆流によるリツプル増加防止用の図
示極性のダイオード１３３とコンデンサ１３４が
直列に接続されている。このダイオード１３３と
コンデンサ１３４との中点からは、図示しない後
述する各インバータに電圧Vccが印加されるよう
になつており、これらはCMOSゲートIC用電源
回路（第１の直流電源）１３を構成している。
また可変周波数発振回路１４は第１のインバー
タ１４１を有し、この第１のインバータ１４１の
入出力端間に可変抵抗１４２と抵抗１４３とが直
列に接続されている。そして、上記第１のインバ
ータ１４１の入力端と、上記整流回路（第２の直
流電源）１２及び電源回路（第１の直流電源）１
３の共通線１１ａの間にコンデンサ１４４が接続
されている。
タ１４１を有し、この第１のインバータ１４１の
入出力端間に可変抵抗１４２と抵抗１４３とが直
列に接続されている。そして、上記第１のインバ
ータ１４１の入力端と、上記整流回路（第２の直
流電源）１２及び電源回路（第１の直流電源）１
３の共通線１１ａの間にコンデンサ１４４が接続
されている。
この可変周波数発振回路１４から出力される信
号は、次のように構成されるタイミング信号発生
回路１５で、それぞれ所定時間遅延された第１及
び第２のタイミング信号を得るための基準信号と
成される図示P1点、すなわち上記第１のインバ
ータ１４１の出力端と上記共通線１１ａの間に
は、図示極性のダイオード１５１及び抵抗１５２
との並列接続を介して、コンデンサ１５３が接続
されている。また、上記ダイオード１５１及び抵
抗１５２と上記コンデンサ１５３の中点には第２
のインバータ１５４の入力端が接続されている。
図示P2点、すなわち上記第２のインバータ１５
４の出力端は、抵抗１５５を介して後述するスイ
ツチ回路１７を構成するnpn型トランジスタ（第
４のトランジスタ）１７１のベースに接続されて
いる。
号は、次のように構成されるタイミング信号発生
回路１５で、それぞれ所定時間遅延された第１及
び第２のタイミング信号を得るための基準信号と
成される図示P1点、すなわち上記第１のインバ
ータ１４１の出力端と上記共通線１１ａの間に
は、図示極性のダイオード１５１及び抵抗１５２
との並列接続を介して、コンデンサ１５３が接続
されている。また、上記ダイオード１５１及び抵
抗１５２と上記コンデンサ１５３の中点には第２
のインバータ１５４の入力端が接続されている。
図示P2点、すなわち上記第２のインバータ１５
４の出力端は、抵抗１５５を介して後述するスイ
ツチ回路１７を構成するnpn型トランジスタ（第
４のトランジスタ）１７１のベースに接続されて
いる。
更に、上記第１のインバータ１４１の出力端に
は第３のインバータ１５６の入力端が接続されて
いる。図示P3点、すなわち上記第３のインバー
タ１５６の出力端と上記共通線１１ａの間には、
図示極性のダイオード１５７及び抵抗１５８との
並列接続を介して、コンデンサ１５９が接続され
ている。また、上記ダイオード１５７及び抵抗１
５８と上記コンデンサ１５９の点には第４のイン
バータ１６０の入力端が接続されている。図示
P4点、すなわち第４のインバータ１６０の出力
端は抵抗１６１を介して後述するスイツチ回路を
構成するnpn型トランジスタ（第２のトランジス
タ）１７２のベースに接続されている。
は第３のインバータ１５６の入力端が接続されて
いる。図示P3点、すなわち上記第３のインバー
タ１５６の出力端と上記共通線１１ａの間には、
図示極性のダイオード１５７及び抵抗１５８との
並列接続を介して、コンデンサ１５９が接続され
ている。また、上記ダイオード１５７及び抵抗１
５８と上記コンデンサ１５９の点には第４のイン
バータ１６０の入力端が接続されている。図示
P4点、すなわち第４のインバータ１６０の出力
端は抵抗１６１を介して後述するスイツチ回路を
構成するnpn型トランジスタ（第２のトランジス
タ）１７２のベースに接続されている。
一方、４個のブリツジ接続されたトランジスタ
１７１〜１７４等により、スイツチ回路１７を構
成している。整流回路１２の出力電源線１１ｂに
は、接続１８を介してスイツチ回路１７を構成し
pnp型である第１及び第３のトランジスタ１７３
及び１７４の各エミツタが共通に接続されてい
る。そして、これらの第１及び第３のトランジス
タ１７３及び１７４の各コレクタは、上述した第
２及び第４のトランジスタ１７２及び１７１の各
コレクタに対応的に接続されている。上記第２及
び第４のトランジスタ１７２及び１７１の各エミ
ツタは上記共通線１１ａに共通に接続されてい
る。すなわち、上記トランジスタ１７１〜１７４
はブリツジ接続となつている。また、上記第１及
び第３のトランジスタ１７３と１７４の各ベース
とエミツタとの間には、npn型トランジスタ１７
１及び１７２からの漏れ電流を逃がすため、抵抗
１７７及び１７８がそれぞれ接続され、また、各
ベースとコレクタ間には、それぞれたすき掛けに
して抵抗１７５及び１７６が接続されている。
尚、抵抗１７７，１７８はnpn型トランジスタ１
７１及び１７２からの漏れ電流が少ないときは省
略してもよい。
１７１〜１７４等により、スイツチ回路１７を構
成している。整流回路１２の出力電源線１１ｂに
は、接続１８を介してスイツチ回路１７を構成し
pnp型である第１及び第３のトランジスタ１７３
及び１７４の各エミツタが共通に接続されてい
る。そして、これらの第１及び第３のトランジス
タ１７３及び１７４の各コレクタは、上述した第
２及び第４のトランジスタ１７２及び１７１の各
コレクタに対応的に接続されている。上記第２及
び第４のトランジスタ１７２及び１７１の各エミ
ツタは上記共通線１１ａに共通に接続されてい
る。すなわち、上記トランジスタ１７１〜１７４
はブリツジ接続となつている。また、上記第１及
び第３のトランジスタ１７３と１７４の各ベース
とエミツタとの間には、npn型トランジスタ１７
１及び１７２からの漏れ電流を逃がすため、抵抗
１７７及び１７８がそれぞれ接続され、また、各
ベースとコレクタ間には、それぞれたすき掛けに
して抵抗１７５及び１７６が接続されている。
尚、抵抗１７７，１７８はnpn型トランジスタ１
７１及び１７２からの漏れ電流が少ないときは省
略してもよい。
また、上記第１及び第２のトランジスタ１７３
と１７２の各コレクタの接続中点と、上記第３及
び第４のトランジスタ１７４と１７１の各コレク
タの接続中点には、電界発光素子１９が接続され
ている。
と１７２の各コレクタの接続中点と、上記第３及
び第４のトランジスタ１７４と１７１の各コレク
タの接続中点には、電界発光素子１９が接続され
ている。
ここで、各インバータ１４１，１５４，１５
６，１６０は、例えば低消費電力論理素子で
CMOSゲートICで成るシユミツトインバータを
使用しており、上述したように図示しないが
CMOSゲートIC用電源回路（第１の直流電源）
１３からの電圧Vccが加わつている。
６，１６０は、例えば低消費電力論理素子で
CMOSゲートICで成るシユミツトインバータを
使用しており、上述したように図示しないが
CMOSゲートIC用電源回路（第１の直流電源）
１３からの電圧Vccが加わつている。
第２図は第１図に於ける電界発光装置の駆動回
路で得られた周期Ｔのパルス波で、ａはP1点に
於ける出力波形を表したもの、ｂは同P3点に於
ける出力波形を表したもので、同図ａの波形とは
位相が反転したもの、ｃは同P2点に於ける出力
波形を表したもので、同図ｂに比べて立上がりが
Δtだけ遅延された波形を表したもの、ｄは同P4
点に於ける出力波形で、同図ａに比べて立上がり
がΔtだけ遅延された波形を表したものである。
路で得られた周期Ｔのパルス波で、ａはP1点に
於ける出力波形を表したもの、ｂは同P3点に於
ける出力波形を表したもので、同図ａの波形とは
位相が反転したもの、ｃは同P2点に於ける出力
波形を表したもので、同図ｂに比べて立上がりが
Δtだけ遅延された波形を表したもの、ｄは同P4
点に於ける出力波形で、同図ａに比べて立上がり
がΔtだけ遅延された波形を表したものである。
更に、第３図は上記電界発光素子１９の両端に
加わる電圧の例を示した図である。
加わる電圧の例を示した図である。
このように構成された電界発光装置の駆動回路
は、次のように動作するものである。
は、次のように動作するものである。
先ず、交流電源１１を作動させ、例えば100V、
50または60Hzの電圧が、ダイオード１２１〜１２
４から成る整流回路（第２の直流電源）１２を介
して直流電圧に整流され、この直流電圧を分圧し
たものが電源回路（第１の直流電源）１３の電圧
Vccとして各インバータ１４１，１５４，１５
６，１６０に加わる。ここで、可変周波数発振回
路１４の出力は、その周波数が可変抵抗１４２、
抵抗１４３とコンデンサ１４４の値により決定さ
れるもので、デユーテイサイクルがほぼ50％の矩
形波となる。また、上記周波数は上記可変抵抗１
４２によつて広範囲にわたり可変できる。このよ
うにして得られた矩形波は、P1点に於いて第２
図ａに示すような波形となる。そして、この波形
に対して逆位相の波形を得るため、第３のインバ
ータ１５６で反転させる。これにより、P3点に
於いて同図ｂに示すような波形の矩形波が得られ
る。
50または60Hzの電圧が、ダイオード１２１〜１２
４から成る整流回路（第２の直流電源）１２を介
して直流電圧に整流され、この直流電圧を分圧し
たものが電源回路（第１の直流電源）１３の電圧
Vccとして各インバータ１４１，１５４，１５
６，１６０に加わる。ここで、可変周波数発振回
路１４の出力は、その周波数が可変抵抗１４２、
抵抗１４３とコンデンサ１４４の値により決定さ
れるもので、デユーテイサイクルがほぼ50％の矩
形波となる。また、上記周波数は上記可変抵抗１
４２によつて広範囲にわたり可変できる。このよ
うにして得られた矩形波は、P1点に於いて第２
図ａに示すような波形となる。そして、この波形
に対して逆位相の波形を得るため、第３のインバ
ータ１５６で反転させる。これにより、P3点に
於いて同図ｂに示すような波形の矩形波が得られ
る。
このような可変周波数発振回路１４及び第３の
インバータ１５６で得られた矩形波は、それぞれ
立上がり時に所定時間Δtだけ遅延させるための
タイミング発生回路１５に供給される。このタイ
ミング発生回路１５によつて第２図ａ，ｂに示す
波形は、立上がりが所定時間Δtだけ遅延され、
P2点及びP4点に於いて、それぞれ同図ｃ及びｄ
に示すようなタイミング信号となる。これによつ
て、後述するスイツチ回路１７のブリツジ接続の
両辺をタイミング信号によりオン／オフがなさ
れ、切換えられる毎に所定時間Δtだけハイ・イ
ンピーダンスの状態とするためである。尚、この
ときの遅延時間Δtは抵抗１５２，１５８、及び
コンデンサ１５３，１５９、更に第２及び第４の
インバータ１５４，１６０内のゲート素子のスピ
ードによつて定められるが、上記遅延時間Δtの
値は１〜10μsec.程度が適当である。
インバータ１５６で得られた矩形波は、それぞれ
立上がり時に所定時間Δtだけ遅延させるための
タイミング発生回路１５に供給される。このタイ
ミング発生回路１５によつて第２図ａ，ｂに示す
波形は、立上がりが所定時間Δtだけ遅延され、
P2点及びP4点に於いて、それぞれ同図ｃ及びｄ
に示すようなタイミング信号となる。これによつ
て、後述するスイツチ回路１７のブリツジ接続の
両辺をタイミング信号によりオン／オフがなさ
れ、切換えられる毎に所定時間Δtだけハイ・イ
ンピーダンスの状態とするためである。尚、この
ときの遅延時間Δtは抵抗１５２，１５８、及び
コンデンサ１５３，１５９、更に第２及び第４の
インバータ１５４，１６０内のゲート素子のスピ
ードによつて定められるが、上記遅延時間Δtの
値は１〜10μsec.程度が適当である。
このようにして得られた二種類のタイミング信
号に基づいて、スイツチ回路１７を駆動させる。
すなわち、P2点とP4点は一方が高レベルの時他
方が低レベルとなる状態を交互に繰返すから、
P4点側が高レベルである時は、第３のトランジ
スタ１７４→電界発光素子１９→第２のトランジ
スタ１７２の順に電流が流れる。これに対して
P2点側が高レベルの時は、第１のトランジスタ
１７３→電界発光素子１９→第４のトランジスタ
１７１の順に電流が流れる。すると、上記電界発
光素子１９は、タイミング信号の立上がり時の遅
延時間Δtを除くと常に高レベルの状態になるよ
うになつている。このため、上記電界発光素子１
９の両端には電源周波数で振幅変調されると共
に、タイミング信号でパルス幅変調された、第３
図に示すような電圧が印加される。このように二
重に変調された印加電圧により、通常の交流電圧
に比べて実質的に周波数が大となつて、この装置
の輝度を上げることになる。
号に基づいて、スイツチ回路１７を駆動させる。
すなわち、P2点とP4点は一方が高レベルの時他
方が低レベルとなる状態を交互に繰返すから、
P4点側が高レベルである時は、第３のトランジ
スタ１７４→電界発光素子１９→第２のトランジ
スタ１７２の順に電流が流れる。これに対して
P2点側が高レベルの時は、第１のトランジスタ
１７３→電界発光素子１９→第４のトランジスタ
１７１の順に電流が流れる。すると、上記電界発
光素子１９は、タイミング信号の立上がり時の遅
延時間Δtを除くと常に高レベルの状態になるよ
うになつている。このため、上記電界発光素子１
９の両端には電源周波数で振幅変調されると共
に、タイミング信号でパルス幅変調された、第３
図に示すような電圧が印加される。このように二
重に変調された印加電圧により、通常の交流電圧
に比べて実質的に周波数が大となつて、この装置
の輝度を上げることになる。
このように、全てのトランジスタがオフ状態と
なる時間Δtを、タイミング発生回路１５によつ
て設定し、ハイ・インピーダンスの状態を確保し
たため、駆動部分の回路構成を簡単化することが
できる。しかも、この駆動部分の回路に於いて
は、余分な電力を消費する回路が付加されていな
いため、電界発光素子１９を介さずに流れる電流
が極めて減少し、第１のトランジスタ１７３→第
２のトランジスタ１７２、あるいは第３のトラン
ジスタ１７４→第４のトランジスタ１７１へ流れ
るつつ抜け電流は無くなる。したがつて、これら
のトランジスタの消費電力も少なくなり、小型の
トランジスタが使用できるものである。更に、可
変抵抗１４２によつて周波数の可変も容易に行な
えるものである。
なる時間Δtを、タイミング発生回路１５によつ
て設定し、ハイ・インピーダンスの状態を確保し
たため、駆動部分の回路構成を簡単化することが
できる。しかも、この駆動部分の回路に於いて
は、余分な電力を消費する回路が付加されていな
いため、電界発光素子１９を介さずに流れる電流
が極めて減少し、第１のトランジスタ１７３→第
２のトランジスタ１７２、あるいは第３のトラン
ジスタ１７４→第４のトランジスタ１７１へ流れ
るつつ抜け電流は無くなる。したがつて、これら
のトランジスタの消費電力も少なくなり、小型の
トランジスタが使用できるものである。更に、可
変抵抗１４２によつて周波数の可変も容易に行な
えるものである。
また、この電界発光素子装置の駆動回路ではト
ランスを使用しないため、小型化ならびに薄型化
することが可能となり、IC化も可能となる。更
に、低電圧発生回路用となる。CMOSゲートIC
用電源源回路（第１の直流電源）１３に於けるダ
イオード１３３及びコンデンサ１３４は、主とし
て安定度に影響をもつものであるため、用途によ
つては必ずしも必要ではなく、省略してもよい。
ランスを使用しないため、小型化ならびに薄型化
することが可能となり、IC化も可能となる。更
に、低電圧発生回路用となる。CMOSゲートIC
用電源源回路（第１の直流電源）１３に於けるダ
イオード１３３及びコンデンサ１３４は、主とし
て安定度に影響をもつものであるため、用途によ
つては必ずしも必要ではなく、省略してもよい。
尚、同実施例では回路の簡単性と安定性の点で
CMOSのシユミツトインバータを使用して構成
したが、第４図に示すように等価的に使用可能
で、発振のオフ／オフ、同期が行なえるナンド回
路若しくはノア回路をインバータに代えて使用し
てもよいものである。同図では、第１のインバー
タ１４１に代えてナンド回路１４５を使用した場
合の例を示している。
CMOSのシユミツトインバータを使用して構成
したが、第４図に示すように等価的に使用可能
で、発振のオフ／オフ、同期が行なえるナンド回
路若しくはノア回路をインバータに代えて使用し
てもよいものである。同図では、第１のインバー
タ１４１に代えてナンド回路１４５を使用した場
合の例を示している。
更に、同実施例では整流回路（第２の直流電
源）１２の部分に平滑コンデンサを設けていない
が、商用周波数の二倍のチラツキが許されるなら
ば、小型化を図ることができるので、特に設ける
必要は無いものである。
源）１２の部分に平滑コンデンサを設けていない
が、商用周波数の二倍のチラツキが許されるなら
ば、小型化を図ることができるので、特に設ける
必要は無いものである。
［発明の効果］
以上のように本発明によれば、全てのトランジ
スタがオス状態となる時間を設定し、この設定時
間分ハイ・インピーダンスの状態を確保したた
め、駆動部分の回路構成を簡単化することがで
き、余分な電力を消費する回路が付加されていな
いため、電界発光素子を介さずに流れる電流が極
めて減少する。これによつて、これらのトランジ
スタの消費電力も少なくなり、小型のトランジス
タを使用することができるものであり、可変抵抗
によつて周波数の可変も容易に行なえるものであ
る。
スタがオス状態となる時間を設定し、この設定時
間分ハイ・インピーダンスの状態を確保したた
め、駆動部分の回路構成を簡単化することがで
き、余分な電力を消費する回路が付加されていな
いため、電界発光素子を介さずに流れる電流が極
めて減少する。これによつて、これらのトランジ
スタの消費電力も少なくなり、小型のトランジス
タを使用することができるものであり、可変抵抗
によつて周波数の可変も容易に行なえるものであ
る。
第１図は本発明の一実施例に係る電界発光装置
の駆動回路の回路構成を示した図、第２図ａ，
ｂ，ｃ，ｄは第１図に於ける回路のP1，P3，P2，
P4点の各出力波形の例を示した図、第３図は第
１図に於ける電界発光素子の両端にかかる印加電
圧の例を示した図、第４図は第１図に於ける回路
の他の実施例としてナンド回路を使用した例を示
した図である。 １１…交流電源、１２…整流回路、１３……
CMOSゲートIC用電源回路、１４…可変周波数
発振回路、１５…タイミング発生回路、１７…ス
イツチ回路、１９…電界発光素子。
の駆動回路の回路構成を示した図、第２図ａ，
ｂ，ｃ，ｄは第１図に於ける回路のP1，P3，P2，
P4点の各出力波形の例を示した図、第３図は第
１図に於ける電界発光素子の両端にかかる印加電
圧の例を示した図、第４図は第１図に於ける回路
の他の実施例としてナンド回路を使用した例を示
した図である。 １１…交流電源、１２…整流回路、１３……
CMOSゲートIC用電源回路、１４…可変周波数
発振回路、１５…タイミング発生回路、１７…ス
イツチ回路、１９…電界発光素子。
Claims (1)
- 【特許請求の範囲】 １ 第１及び第２の直流電源と、 上記第１の直流電源によつて駆動される低消費
電力論理素子と容量素子及び抵抗素子から成り、
可変周波数信号を発振する可変周波数発振回路
と、 上記第１の直流電源によつて駆動され、上記可
変周波数発振回路の出力を基準信号として、この
基準信号に対して逆相で立上がりが所定時間だけ
遅延された第１のタイミング信号及び上記基準信
号と同相で立上がりが所定時間遅延された第２の
タイミング信号を発生するタイミング発生回路
と、 上記第２の直流電源に対してそれぞれのコレク
ターエミツタ通路が直列に接続され、且つ互いに
は並列にブリツジ接続された第１及び第２のトラ
ンジスタと第３及び第４のトランジスタを有し、
上記第１及び第３のトランジスタの各ベースとコ
レクタ間がたすき掛けに接続されると共に、上記
第２及び第４のトランジスタの各ベースがそれぞ
れ上記タイミング発生回路の第１及び第２のタイ
ミング信号の各出力端に対応的に接続されて成る
スイツチ回路と、 このスイツチ回路の上記第１及び第２のトラン
ジスタの各コレクタの接続の中点と、上記第３及
び第４のトランジスタの各コレクタの接続の中点
間に接続される電界発光素子と、 を備えたことを特徴とする電界発光装置の駆動回
路。 ２ 上記第２の直流電源は商用交流電源を整流し
たことを特徴とする特許請求の範囲第１項記載の
電界発光装置の駆動回路。 ３ 上記第１の直流電源は上記第２の直流電源を
分圧したものであることを特徴とする特許請求の
範囲第１項記載の電界発光装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61134897A JPS62291895A (ja) | 1986-06-12 | 1986-06-12 | 電界発光装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61134897A JPS62291895A (ja) | 1986-06-12 | 1986-06-12 | 電界発光装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62291895A JPS62291895A (ja) | 1987-12-18 |
| JPH0328034B2 true JPH0328034B2 (ja) | 1991-04-17 |
Family
ID=15139079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61134897A Granted JPS62291895A (ja) | 1986-06-12 | 1986-06-12 | 電界発光装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62291895A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0162700U (ja) * | 1987-10-14 | 1989-04-21 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61153995A (ja) * | 1984-12-26 | 1986-07-12 | 日本精機株式会社 | Ｅｌ素子の駆動回路 |
| JPS62252092A (ja) * | 1986-04-24 | 1987-11-02 | 住友化学工業株式会社 | エレクトロルミネツセンス用電源装置 |
-
1986
- 1986-06-12 JP JP61134897A patent/JPS62291895A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62291895A (ja) | 1987-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01174278A (ja) | インバータ | |
| JPH07500477A (ja) | 電源装置 | |
| JPH0370478A (ja) | 切換ブリッジ回路 | |
| JP4265894B2 (ja) | Ｄｃ／ｄｃコンバータの制御回路及びｄｃ／ｄｃコンバータ | |
| JPH03124283A (ja) | 電動機駆動装置の回生制御回路 | |
| US4242626A (en) | AC Motor drive | |
| JPS62291895A (ja) | 電界発光装置の駆動回路 | |
| JP2810912B2 (ja) | 容量性負荷の駆動回路 | |
| JPH0713435Y2 (ja) | インバータ装置 | |
| TWI806548B (zh) | 升壓轉換器 | |
| JP2672692B2 (ja) | Ｅｌ点灯回路 | |
| JP3029728B2 (ja) | ランプ点灯回路 | |
| TWM679944U (zh) | 基於電能轉換晶片的控制電路 | |
| JP3029726B2 (ja) | 共振型インバータ回路 | |
| JP3234301B2 (ja) | インバータ装置 | |
| JPH0324091B2 (ja) | ||
| JP3394825B2 (ja) | 電源装置 | |
| JPH0834699B2 (ja) | 電源装置 | |
| JPS6361870B2 (ja) | ||
| JPS63299782A (ja) | Ｐｗｍ制御回路 | |
| JPH08275542A (ja) | 発振回路 | |
| JPS61242112A (ja) | 負荷制御回路装置 | |
| JP2003143840A (ja) | Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 | |
| JPS63146395A (ja) | 電気ルミネツセンス素子の駆動回路 | |
| JPH04124894U (ja) | プリント基板実装構造 |