JPS6361870B2

JPS6361870B2 -

Info

Publication number: JPS6361870B2
Application number: JP14454782A
Authority: JP
Priority date: 1982-08-19
Filing date: 1982-08-19
Publication date: 1988-11-30
Also published as: JPS5935566A

Description

【発明の詳細な説明】産業上の利用分野本発明は、トランジスタを可聴周波数以上の繰
り返し周波数でスイツチ動作させることにより、
電力の伝達を行うスイツチング電源装置に関する
ものである。

従来例の構成とその問題点第１図は従来のスイツチング電源装置のパワー
段、ドライブ段の回路の一例であり、１はトラン
ス、W₁はトランス１の一次巻線、W₂はトランス
１の二次巻線であり、出力整流回路へ接続されて
いる。２は主トランジスタであり、そのコレクタ
は一次巻線W₁に接続されエミツタは接地されて
いる。主トランジスタ２のベースにエミツタが接
続されたNPN型のトランジスタ３のコレクタは
抵抗４を介して正極性のバイアス電源５に接続さ
れている。主トランジスタ２のベースにエミツタ
が接続されたPNP型のトランジスタ６のコレク
タは負極性のバイアス電源７に接続されている。
トランジスタ３と６とのベースはともに抵抗８を
介して一次巻線W₁とともに、入力電源端子９に
接続され、かつエミツタがバイアス電源７に接続
されたNPN型のトランジスタ１０のコレクタに
接続されている。トランジスタ１０のベースとエ
ミツタとはトランジスタ１０の保護用のダイオー
ド１１と抵抗１２との並列回路により接続されて
いる。またトランジスタ１０のベースはコンデン
サ１３と抵抗１４との直列回路を介して、電源端
子９に接続されている。コンデンサ１３と抵抗１
４との接続点はエミツタが接地されたNPN型の
トランジスタ１５のコレクタに接続されている。
なお１６は入力電源端子である。

トランジスタ１５のベースにパルスａのような
パルスを印加すると、トランジスタ１５のベース
がハイレベルでは主トランジスタ２はオンとな
り、トランジスタ１５のベースがローの時は主ト
ランジスタ２はオフとなる。主トランジスタ２の
ベースに逆バイアスを印加することにより、蓄積
時間ターンオフ時間を短縮でき、また主トランジ
スタ２のコレクタ、エミツタ間耐圧を向上させる
ことができ、スイツチング電源の性能が著しく向
上することは一般的に知られている。そこで第１
図のように主トランジスタ２のドライブ用のバイ
アス電源として正極性のバイアス電源５の他に負
極性のバイアス電源７を設置し、その正極性のバ
イアス電源５と負極性バイアス電源７との間に
NPN型のトランジスタ３とPNP型のトランジス
タ６とをトーテムポール型に配置し、トランジス
タ１５のベースに印加するパルスがローの時、ト
ランジスタ２のベースに負電圧を印加することに
より主トランジスタ２に逆バイアスを印加するこ
とができる。この回路の欠点としては、負極性の
バイアス電源７が必要なことであり、入力が正極
性の電源であるので、負極性の電源を得るために
は、トランス１に負極性の電源用の巻線が余分に
必要であり、また整流回路も必要となる。もうひ
とつの欠点は主トランジスタ２のドライブ回路
（トランジスタ３，６，１０、抵抗４，８で構成
される）のコモンラインの電位と接地の電位が負
極性のバイアス電源７の電圧分だけ異なるためコ
ンデンサ１３、抵抗１２、ダイオード１１で構成
されるレベルシフト回路が必要となる。この場合
のダイオード１１は、コンデンサ１３を使用する
ことにより発生する過大な逆電圧によりトランジ
スタ１０が破壊するのを防止するものである。以
上のように従来のスイツチング電源装置は主トラ
ンジスタ２に逆バイアスを印加するために、必要
な部品点数が多なり、またトランス１の巻線W₁
またはW₂の複雑化によつてコストアツプおよび
信頼性の低下を招くという問題点があつた。

第２図は第１図の回路から負極性のバイアス電
源７を除き、トランジスタ３および６のエミツタ
と主トランジスタ２のベースとの間に、コンデン
サ１７と抵抗１８との並列回路を接続したもので
ある。この回路は主トランジスタ２のドライブ用
の、負極性のバイアス電流を必要としない、従来
の逆バイアス印加法の一例であり、コンデンサ１
７は一般にスピードアツプコンデンサと呼ばれて
いる。そして第３図Ａ，Ｂ，Ｃは、第２図の回路
のコンデンサ１７と抵抗１８との時定数をパルス
の繰り返し周期よりも大きく設定した時の、主ト
ランジスタ２のベースに印加されるベース、エミ
ツタ間のV_BEの波形を図示したものである。

第３図Ａは第２図の入力パルスａのデユテイサ
イクルが小さい場合の電圧V_BE波形であり、第３
図Ｂは入力パルスａのデユテイサイクルが大きい
場合の電圧V_BE波形である。主トランジスタ２の
ベースに印加される逆バイアスは、第３図Ａ，Ｂ
のように入力パルスａのデユテイサイクルに比例
して変化する。これはコンデンサ１７に充電され
る電圧が、主トランジスタ２のドライブ回路（ト
ランジスタ３，６および抵抗４によりなる回路）
より供給されるパルス電流の積分値に比例するこ
とに起因するためである。また、入力パルスａの
デユテイサイクルが同じであつても、正極性のバ
イアス電源５の電圧が変動すれば、主トランジス
タ２のドライブ回路の出力電流も比例して変動
し、逆バイアス電圧は比例して変動してしまう。
現実には正極性のバイアス電源５が単独で設けて
あるのではなく入力電源９を正極性のバイアス電
源として使用したりトランス１にバイアス用巻線
（図示しない）を設け、それを整流したものを正
極性のバイアス電源として使用したりするので、
入力電源９の電圧が低下すれば、逆バイアス電圧
も第３図ｃのように比例して低下してしまう。

第４図Ａ，Ｂは第２図のコンデンサ１７と抵抗
１８との時定数をパルスのくり返し周期より小さ
く設定した場合の主トランジスタ２のベース、エ
ミツタ間の電圧V_BEの波形を図示したものであ
る。この場合は入力パルスａのデユテイサイクル
の逆バイアスのピーク値に対する影響がほととん
どない。しかし逆バイアスのピーク値は次式で表
わされるので正極性のバイアス電源の電圧に比例
してしまう。

（逆バイアス電圧ピーク値）＝（正極性のバイ
アス電源５の電圧）×（抵抗１８の抵抗値）／（抵抗４
の抵抗値）＋（抵抗１８の抵抗値）すなわち第３図Ｂ，Ｃと同様にし入力電圧が低
下した場合、逆バイアス電圧のピーク値は第４図
のＡからＢへと変動してしまう。

このように入力端子９の電圧の変動、入力パル
スａのデユテイサイクルの変動により逆バイアス
電圧が変動してしまう。一般に主トランジスタ２
コレクタ開放時のエミツタ、ベース間耐圧V_EBOは
比較的低い（5V〜7V）ので、逆バイアス電圧が
大きく変化する第２図の回路では充分な逆バイア
スが印加できないという点があつた。

またスイツチング電源装置の要求としては入力
パルスのデユテイサイクルが小さい時ほどより蓄
積時間を短くする必要があり、そのためにはより
大きな逆バイアスを印加する必要がある。それに
対し第３図の動作では、入力パルスのデユテイサ
イクルが小さい時には、逆バイアスはほとんど印
加されない状態であり致命的な欠陥と言える。

また第４図の動作では、主トランジスタ２がオ
フの状態全ての領域にわたつて逆バイアスがかか
つておらず、オンからオフに移る過渡期のみであ
る。

そのため主トランジスタ２のコレクタ、エミツ
タ間耐圧は、ベース開放時のコレクタ、エミツタ
間耐圧V_CEOで詳価する必要がある。またトランジ
スタ６のコレクタ、エミツタ間の電圧が0.7V程
度以下になると、トランジスタ６のコレクタエミ
ツタ間はほぼ開放状態になるから、トランジスタ
６のコレクタ、エミツタ間に抵抗を挿入した場合
を考えてもV_CERで詳価する必要がある。すなわち
コレクタ、エミツタ間の耐圧から考えた場合、第
４図の動作は逆バイアスがかかつていないのと同
じである。

発明の目的本発明は上記欠点に鑑み、従来より非常に少な
い素子数で、主トランジスタのベースに逆バイア
スを与えることができ、かつ構成素子の多くがモ
ノリシツクIC化し易いスイツチング電源装置を
提供するものである。

発明の構成上記目的を達成するために、本発明は２個のト
ランジスタをコレクタまたはエミツタによつて電
源に直列接続し、その２個のトランジスタのベー
スには、その２個のトランジスタを交互にオン、
オフさせるパルスを入力し、その２個のトランジ
スタの接続点と主トランジスタのベースとの間に
は定電圧素子とコンデンサとの並列回路を接続し
た構成としたものである。

このように構成したことにより、コンデンサの
容量がある程度大きな場合、定電圧素子によつて
定まる電圧によつてコンデンサは充電され、その
コンデンサによつて主トランジスタの逆バイアス
が印加される。その結果主トランジスタの逆バイ
アスは定電圧素子のみによつて定まり、入力パル
スのデユテイサイクルの変動には影響を受けな
い。また同様の理由で、主トランジスタの逆バイ
アスは入力電源の電圧変動に対しても、影響を受
けないので、定電圧素子の選択によつて主トラン
ジスタのエミツタベース間耐圧にほぼ等しい逆バ
イアスを印加することができ、従来のスイツチン
グ電源装置より簡単な回路で主トランジスタのベ
ースに最良の逆バイアス電圧を常に印加すること
ができ、最良の条件のもとで主トランジスタを可
聴周波数以上の繰り返し周波数でスイツチ動作さ
せることができる。

実施例の説明以下本発明の一実施例におけるスイツチング電
源装置について図面とともに説明する。

第５図は本発明の一実施例におけるスイツチン
グ電源装置要部の電気回路図であり、図において
１は一次巻線W₁と二次巻線W₂とを有するトラン
ス、２は主トランジスタ、５は正極性のバイアス
電源である。１９はコレクタがバイアス電源５に
接続されたNPN型のトランジスタ、２０はコレ
クタがトランジスタ１９のエミツタに接続され、
エミツタが主トランジスタ２のエミツタとともに
入力電圧の電源端子１６に接続されたNPN型の
トランジスタであるそしてトランジスタ１９のエ
ミツタおよびトランジスタ２０のコレクタと、主
トランジスタ２のベースとの間にはコンデンサ２
１と定電圧素子２２との並列回路が接続してあ
る。トランジスタ１９のベースにはパルスａのよ
うなパルスを印加し、トランジスタ２０のベース
には、パルスｂのようにパルスａがハイのときに
はロー、ローのときにはハイになるような逆のバ
ルスを印加する。その結果、トランジスタ１９の
ベースがハイレベルの時にはトランジスタ１９が
オン、トランジスタ２０がオフで主トランジスタ
２には順バイアスが印加され同時にコンデンサ２
１には定電圧素子２２で決まる電圧まで充電が行
われる。トランジスタ１９のベースがローレベル
になるとトランジスタ１９はオフ、トランジスタ
２０はオンで、主トランジスタ２にはコンデンサ
２１に充電された電圧だけ逆バイアスを印加する
ことができる。主トランジスタ２のベース電圧波
形を第６図Ａ，Ｂに示す。第６図Ａは入力パルス
ａ，ｂのデユテイサイクルが小さい場合、第６図
Ｂは入力パルスａ，ｂのデユテイサイクルが大き
い場合の波形を示す。本実施例の回路では、逆バ
イアス電圧はコンデンサ２１の容量がある程度以
上大きければ定電圧素子のみにより決定されるの
で、入力パルスａ，ｂのデユテイサイクルの変動
に対して第６図のように逆バイアス電圧に変動が
ない。また入力電源の電圧変動に対しても影響が
ないので、常に主トランジスタ２のコレクタ開放
時のエミツタベース間耐圧V_EBOぎりぎりまで逆バ
イアス印加することができる。また主トランジス
タ２のコレクタ、エミツタ間の耐圧はベースに逆
バイアスを印加した場合のコレクタエミツタ間耐
圧V_CEXとなり、同時に安全動作領域も広くなる。
トランジスタによつては逆バイアスをかけ過ぎる
と安全動作領域が狭くなるものもあるが、本実施
例の場合、定電圧素子の電圧を選択することによ
り最良の条件にすることができる。

このように本実施例は従来の回路に比べて非常
に少ない部品点数で、安価に、在トランジスタの
ターンオフ特性、コレクタエミツタ耐圧、安全動
作領域において、トランジスタ発揮でき得る最高
に近い性能を引き出すことができる。

第７図は本発明の一実施例におけるスイツチン
グ電源装置の電気回路図であり、発振器２４から
送られたパルスは、パルス幅変調器２３によりパ
ルスのオン、オフ間隔が定められて、電流制限用
抵抗４とともに入力電源の電源端子９に直列接続
されたトランジスタ１９，２０は交互にオン、オ
フする。２７は主トランジスタ２のコレクタ、エ
ミツタ間逆電圧保護ダイオードであり、２８はス
ナバー用コンデンサ、２９はスナバー用抵抗であ
る。そして出力電圧は２次側整流ダイオード３０
およびフイルターコンデンサ３１を介して出力端
子３５と３６とから出力される。抵抗３２と３３
とは出力電圧分圧用の抵抗であり、抵抗３２と３
３とによつて分圧された出力電圧は、基準電源２
６の電圧と誤差増幅器２５によつて比較される。
そして出力端子３５と３６とから常に一定の出力
電圧が出力されるように誤差増幅器２５はパルス
幅変調器２３から送られるパルスを補正する構成
である。

第７図に示す回路は一般的なフライバツク型の
スイツチング電源回路であり、この場合主トラン
ジスタ２のドライブ用の正極性バイアス電源とし
て入力電源を使用しているが、第６図の説明と同
様の理由で主トランジスタ２への逆バイアス電圧
は、入力電源の変動に影響されない。

第８図は本発明の他の実施例におけるスイツチ
ング電源装置の回路図で、第７図のスイツチング
電源装置と異なり、トランス１にバイアス用巻線
W₃を巻回し、その出力をダイオード３７で整流
し主トランジスタ２のドライブ用の正極性バイア
ス電源としている。その結果第７図のスイツチン
グ電源回路に比べて、抵抗４の消費電力を落とす
ことができる。なお、抵抗３８は起動電流を流す
ための抵抗である。

第９図はコレクタ電流帰還ベースドライブ方式
に応用した例であり、主トランジスタ２のコレク
タ電流をカレントトランス４３を介して流すこと
により、コレクタ電流に比例した電流源を得、そ
の電流をダイオード３７で整流し、主トランジス
タ２のドライブ用の正極性のバイアス電源として
いる。この回路であると、主トランジスタ２には
必要以上のベース電流が流れないようにすること
が可能であり、スイツチングスピードを上げるこ
とができ、スイツチングロスを少なくすることが
できる。なおカレントトランス４３は主トランジ
スタ２のエミツタに設けた場合も、言うまでもな
く同様の効果を有する。

第１０図はチヨツパ型スイツチング電源に応用
した例であり、４０はチヨークインダクター、４
１はフライホイールダイオード、４２はフイルタ
コンデンサである。この場合主トランジスタ２、
トランジスタ１９，２０はともにPNP型である
が、トランジスタ１９，２０はNPN型でも構成
可能である。

なお第１図に示す従来のスイツチング電源装置
は、パワー段以外をモノリシツクIC化する場合
コモンラインの電位がドライブ段とそれより前段
では異なるため、破線１４で示した部分より前段
しかIC化不可能である。ところが本考案の場合
第７図〜第１０図の破線３４で示す部分がモノリ
シツクIC化可能である。

発明の効果以上のように本発明は、２個のトランジスタを
コレクタまたはエミツタによつて電源に直列接続
し、その２個のトランジスタのベースには、その
２個のトランジスタを交互にオン、オフさせるパ
ルスを入力し、その２個のトランジスタの接続点
と主トランジスタのベースとの間には、定電圧素
子とコンデンサとの並列回路を接続することによ
り従来ドライブ段のIC化が不可能であつたのに
対してドライブ段をも含めてワンチツプIC化が
可能であり、部品数の少ない簡単な構成の逆バイ
アス回路とあいまつて、小型、軽量で高効率のス
イツチング電源を安価に供給することができる。

【図面の簡単な説明】

第１図は従来のスイツチング電源装置の電気回
路図、第２図は第２の従来例におけるスイツチン
グ電源装置の要部の電気回路図、第３図、第４図
は同装置の動作を説明する波形図、第５図は本発
明の基本となるスイツチング電源装置の要部の電
気回路図、第６図は同装置の動作を説明する波形
図、第７図は本発明の実施例のスイツチング電源
装置の電気回路図、第８図は本発明の第２の実施
例におけるスイツチング電源装置の電気回路図、
第９図は本発明の第３の実施例におけるスイツチ
ング電源装置の電気回路図、第１０図は本発明の
第４の実施例におけるスイツチング電源装置の電
気回路図である。２……主トランジスタ、１９，２０……トラン
ジスタ、２１……コンデンサ、２２……定電圧素
子。

Claims

【特許請求の範囲】

１第１のトランジスタのコレクタ、エミツタと
第２のトランジスタのコレクタ、エミツタとを電
源に直列接続し、前記第１のトランジスタと第２
のトランジスタとのベースには前記第１のトラン
ジスタと第２のトランジスタとが交互にオン、オ
フするようにパルスを入力し、前記第１のトラン
ジスタと第２のトランジスタとの接続点と主トラ
ンジスタのベースとの間に定電圧素子とコンデン
サとの並列回路を接続したスイツチング電源装
置。