JPH03280425A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH03280425A
JPH03280425A JP8030590A JP8030590A JPH03280425A JP H03280425 A JPH03280425 A JP H03280425A JP 8030590 A JP8030590 A JP 8030590A JP 8030590 A JP8030590 A JP 8030590A JP H03280425 A JPH03280425 A JP H03280425A
Authority
JP
Japan
Prior art keywords
film
opening
layer
insulating film
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8030590A
Other languages
English (en)
Inventor
Toshiaki Hasegawa
利昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8030590A priority Critical patent/JPH03280425A/ja
Publication of JPH03280425A publication Critical patent/JPH03280425A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高い耐熱性が得られる配線形成方法に関する
(発明の概要) 本発明は、半導体基板上に2回に分けて絶縁膜を形成し
、第1の絶縁膜を形成した後、この第1の絶縁膜の底部
を覆うようにバリアメタル層や選択成長可能な膜を形成
し、上記バリアメタル層や選択成長可能な膜上で第2の
開口部が開口された第2の絶縁膜を上記第1の絶縁股上
に形成し、上記第2の開口部内に高融点金属材料を選択
成長させることにより、高い耐熱性が得られ、信頼性に
優れた配線形成方法を捉供するものである。
[従来の技術] 半導体装置の高集積化に伴い、コンタクトホールにおい
ても微細化が進められている。このような微細なコンタ
クトホール内に電極配線を形成する方法として、従来よ
りスパッタ法やCVD法によるアルミニウム層を用いる
方法が行われているが、最近では、気相CVD法によっ
てタングステン(W)等の高融点金属材料を被着させる
技術が活発に研究されている。この技術は微細なコンタ
クトホールに配線材料を埋め込むことが可能であり、高
集積化に好適な配線形成技術として注目されている。
上述のような気相CVD法による配線形成技術において
、コンタクトホールの底部で露出するシリコン層からな
る拡散層上にタングステン層を選択成長させる方法とし
ては、シラン還元法が知られている。このシラン還元法
では、使用されるWF6ガスとシリコン層の反応が起こ
りにくく、上記拡散層の浸食が少ないので、広く実用化
されている。
一方、上述のようなタングステン層の選択成長では、シ
リコン層とタングステン層の反応は650°C以下では
起こらないので、比較的高い耐熱性を確保することがで
きる。ところが、例えば眉間絶縁膜の平坦化に用いられ
るBPSG膜等のグラスリフローやSRAMや3次元集
積回路等の抵抗素子として用いられるポリシリコン層の
アニール。
或いは薄膜のポリシリコン層に形成される薄膜トランジ
スタ(TPT)の不純物領域の活性化等の熱処理は90
0〜1000 ”C程度で行われる。このような熱処理
を行うと、シリコン層とタングステン層の反応が起こる
ために、PN接合が破壊される等の問題が生じる。
この問題の解決策として、シリコン層とタングステン層
の反応を防止するために、コンタクトホール内にバリア
メタル層を設ける技術が知られている。
例えば、第3図に示すように、素子分離領域52に囲ま
れたp型のシリコン基板51の表面のn゛型の不純物領
域53上に絶縁膜54を形成する。
この絶縁膜54は不純物領域53上で開口部55を有し
ており、この開口部55の底部にタングステン窒化膜か
らなるバリアメタル層56を形成する。このバリアメタ
ル層56は例えばタングステン層をNH,雰囲気中で窒
化することによって得られる。このようなバリアメタル
層56上に更にタングステン層57が選択的に成長され
る。
また、バリアメタル層としてスパッタ法等によって形成
されるチタン窒化膜を用いる技術も提案されている。
或いは、特開昭64−41241号公報に記載されるよ
うに、コンタクトホール内のコンタクト部分の拡散層上
に金属シリサイド膜と金属窒化膜を順次積層し、上記金
属窒化股上にタングステン層等の導電材料を選択成長さ
せる技術が知られている。
J発明が解決しようとする課題] ところで、上述のフラン還元法においては、シリコン層
等からなる下地層に対する選択性を向上させるために、
原料ガスであるWF6ガスとSiH。
ガスの流量比が供給律速となるように調節される。
このため、シリコン層が還元反応を起こし、下地層が浸
食されるため、接合リークが生しる。
また、このシラン還元法では、下地層が例えばn゛型の
不純物領域、p°型の不純物領域及びタングステンシリ
サイド層によってタングステン層等のように異なる場合
、タングステン層の堆積量もn゛型の不純物領域>p”
型の不純物領域〉タングステンシリサイド層の順で違っ
てくる。
一方、第3図のように、N Hs雰囲気中でタングステ
ン窒化膜を形成する方法では、タングステン層が窒化し
にくいために、膜厚がせいぜい1000人程度0バリア
メタル層56しか得ることができない。また、得られた
タングステン窒化膜においてもノリコン基板51とタン
グステン層57がトンネル状に反応してシリサイド化し
てしまう。
従って、十分な耐熱性を確保することができない。
また、従来のようなチタン窒化膜をバリアメタル層とし
て用いる方法は、微細なコンタクトホールにおける底部
で十分な膜厚を有するチタン窒化膜を形成することが非
常に困難であることやチタン窒化膜に対するタングステ
ンの選択性が低いことから、コンタクトホール内に選択
成長によるタングステン層を埋め込む場合には不適当と
されている。
そこで、本発明は、かかる従来の実情に鑑みて提案され
たものであって、高い耐熱性が得られ、信転性に優れた
配線形成方法を提供することを目的とする。
〔課題を解決するための手段〕
本発明の配線形成方法は、上述の目的を達成するために
提案されたものである。
即ち、本発明は半導体基体上に第1の開口部を有する薄
膜の第1の絶縁膜を形成し、上記第1の開口部の底部で
露出した上記半導体基体を覆うように選択成長可能な膜
を形成し、該選択成長可能な膜が底部で臨む第2の開口
部を有する第2の絶縁膜を形成し、上記第2の開口部内
に高融点金属材料を選択成長することを特徴とする。
また、本願の他の発明では、上記第1の開口部の底部に
バリアメタル層を形成する。このバリアメタル層として
は、例えばチタン窒化膜、チタンタングステン膜、タン
グステン窒化膜、ジルコニウム窒化膜等が使用可能であ
る。このバリアメタル層上にCVD法等により選択成長
可能な膜を形成する。この選択成長可能な膜としては、
例えばタングステンシリサイド膜等が使用可能である。
〔作用〕
本発明では、半導体基体上に第1の開口部を有する第1
の絶縁膜を形成し、上記第1の開口部の底部で露出した
上記半導体基体を覆うように選択成長可能な膜を形成す
る。上記第1の絶縁膜は薄膜とされるので、上記第1の
開口部のアスペクト比は小さい。従って、上記第1の開
口部の底部に選択成長可能な膜を確実に形成することが
できる。
上述のようにして形成される選択成長可能な膜上を含ん
で第1の絶縁膜上に所望の膜厚を有する第2の絶縁膜を
形成する。この第2の絶縁膜には上記第1の開口部上で
第2の開口部が開口されており、この第2の開口部の底
部で上記選択成長可能な膜が露出する。従って、高融点
金属材料は露出した選択成長可能な膜上に選択成長され
るので、高融点金属材料の下部の下地層とは無関係に良
好な選択性を確保することができる。従って、第2の開
口部内に選択成長による高融点金属材料を確実に埋め込
むことができるので、良好な電極配線を形成することが
できる。
また、予め形成された上記選択成長可能な膜が底部で臨
むように第2の開口部が開口されるので、第2の開口部
のアスペクト比が高い場合でも、第2の開口部の底部に
良好な選択成長可能な膜を形成することができる。
更に、本発明では、上記第1の開口部の底部にバリアメ
タル層を形成し、このバリアメタル層上に選択成長可能
な膜を形成することにより、高温で熱処理を行っても第
1の開口部の底部で露出する半導体基板と上記選択成長
可能な膜上に選択成長される高融点金属材料が反応する
広れがない。
従って、十分な耐熱性を有する電極配線が得られる。
〔実施例〕
本発明の好適な実施例を図面を参照しながら説明する。
第1の実施例 本実施例は眉間絶縁膜を2回に分けて形成し、第1の開
口部を有する第1の層間絶縁膜を形成した後、前記第1
の開口部の底部に選択成長可能な膜としてタングステン
シリサイド膜を形成し、更に第2の眉間絶縁膜に開口さ
れた第2の開口部内で露出する上記タングステンシリサ
イド膜上にタングステン層を選択成長させる例である。
先ず、第1図(a)に示すように、p型のシリコン基板
1上にゲート酸化膜2を介してゲート電極3を形成する
。これらのゲート酸化膜2及びゲート電極3をバターニ
ングした後、ゲート電極3をマスクとして用いてノリコ
ン基板10表面にイオン注入を行い、n−型の不純物領
域4を形成する。
この不純物領域4上を含む全面にシリコン酸化膜等を形
成した後、エッチバックを行う。これにより、ゲート電
極3の側壁に上記シリコン酸化膜が残存し、サイドウク
ール膜5が形成される。このサイドウオール膜5及びゲ
ート電13をマスクとして用いてイオン注入を行い、サ
イドウオール膜5とセルファラインでシリコン基板1の
表面にn′″型の不純物領域6を形成する。このような
nM。
SトランジスタはLDD構造を有しており、ソース・ド
レインの電界集中が抑えられる。
次に、CVD法等により全面にシリコン酸化膜からなる
第1の眉間絶縁膜7を形成する。この第1の層間絶縁膜
7は膜厚が1000人程度0薄膜とされる。この第1の
層間絶縁膜7上にフォトレジスト層を塗布し、コンタク
トホールの開口バタンに応してフォトレジスト層を露光
、現像した後、このフォトレジスト層を用いてエンチン
グを行い、第1図(b)に示すように、第1の眉間絶縁
膜7に第1の開口部8を形成する。第1の層間絶縁膜7
が薄膜とされるので、第1の開口部8のアスペクト比は
低くなる。なお、第1の開口部8の開口幅はマスク合わ
せズレを吸収するためにやや大きめに設計することが望
ましい。
続いて、第1図(c)に示すように、第1の開口部8内
で露出する不純物領域6を覆って全面にCVD法等によ
り選択成長可能な膜であるタングステンシリサイドM1
0を形成する。ここで、本実施例では、温度を360°
Cとし、SiH,ガス流量を100O5CC門、WFb
ガス流量をIO5CCMHeガス流量を3603CCM
としてCVDを行い、膜厚が1000人程度0薄るタン
グステンシリサイド膜10を形成する。第1の開口部8
のアスペクト比が低いので、上述の露出した不純物領域
6上にも確実にタングステンシリサイド膜10を堆積す
ることができる。
このタングステンシリサイド膜10上にフォトレジスト
層11を塗布した後、このフォトレジスト層11を第1
の開口部8上のみに残存させるパターンで露光、現像す
る。このフォトレジスト層11を用いてタングステンシ
リサイド膜10をエツチングする。
上述のエツチングにより、第1図(d)に示すように、
第1の開口部8の底部で露出する不純物領域6を覆って
タングステンシリサイド膜10が残存する。このタング
ステンシリサイド膜10の端部は第1の眉間絶縁膜7上
の第1の開口部8の近傍に存在する。そして、このタン
グステンシリサイド膜10上を含む全面にシリコン酸化
膜等からなる第2の眉間絶縁膜12が堆積される。この
第2の層間絶縁膜12の膜厚は例えば4000人程度0
される。この第2の眉間絶縁膜12を第1の開口部8上
で開口するパターンにパクーニングする。これにより、
第1の開口部8上の第2の眉間絶縁膜12が開口されて
第2の開口部13が形成され、この第2の開口部13の
底部に臨んでタングステンシリサイド膜10が露出する
。このように、予めタングステンシリサイド膜10を形
成した後にそのタングステンシリサイド膜10上に第2
の開口部13を開口するので、第2の開口部13のアス
ペクト比が高くても、第2の開口部13の底部に良好な
タングステンシリサイド膜1oを得ることができる。
最後に、第1図(e)に示すように、第2の開口部13
内にタングステン層14を選択成長する。
この時、前処理として、例えばg酸過水によりライトエ
ツチングを行った後、0.05 Torrに減圧下で、
RFパワーを88W、NF、ガス流量1105CC,H
ffiff法量705CCMとしてエツチングを行う。
そして、圧力を0.2 Torrとし、温度を260°
Cに保ってSiH,ガス流量を75CCM、 WFaガ
ス流量を10SCCM、  Hzガス流量をl O00
5CCMとしてタングステン層14の選択成長を行う。
このタングステンit 1.4はタングステンシリサイ
ド膜10を介して不純物領域6に接続される。タングス
テン層14はタングステンシリサイド膜10上に形成さ
れるので、良好な選択性を確保することができる。従っ
て、タングステン層14の下層とされる下地層の影響を
受けずに、第2の開口部13内に選択成長によるタング
ステン層14を確実に埋め込むことができる。これによ
り、微細な第2の開口部13内にも信転性に優れた電極
配線を形成することができる。なお、本実施例では、下
地層を不純物領域6であるシリコン層としたが、この他
にも下地層として、例えばアルミニウム層等のように選
択成長によるタングステン層が形成されにくい材料が使
用される場合にも本発明を適用することができる。
第2の実施例 本実施例は眉間絶縁膜を2回に分けて形成し、第1の開
口部を有する第1の眉間絶縁膜を形成した後、前記第1
の開口部の底部にチタン窒化膜とタングステンシリサイ
ド膜を積層し、更に第2の眉間絶縁膜を形成する例であ
る。
先ず、第2図(a)に示すように、p型のシリコン基板
21上にゲート酸化膜22を介して所定のパターンでゲ
ート電極23を形成する。このゲート電極23をマスク
として用いてシリコン基板21の表面にイオン注入を行
い、n−型の不純物領域24を形成する。この不純物領
域24上を含む全面にシリコン酸化膜等を形成した後、
エッチハックを行い、ゲート電極23の側壁に上記シリ
コン酸化膜を残存させる。このシリコン酸化膜はサイド
ウオール膜25として機能する。このサイドウオール膜
25とセルファラインでシリコン基板21の表面にn゛
型の不純物領域26を形成する。
このようなLDD構造を有するnMOsトランジスタで
は、ソース・ドレインの電界集中が抑えられる。
次に、CVD法等により全面に膜厚が1000人程度0
薄膜のシリコン酸化膜からなる第1の層間絶縁膜27を
形成する。このような第1の眉間絶縁膜27上にフォト
レジスト層を塗布する。このフォトレジスト層は不純物
領域24上で開口するパターンに露光、現像される。こ
のフォトレジスト層を用いてエツチングを行い、第2図
(b)に示すように、第1の層間絶縁膜27に第1の開
口部28を形成する。この第1の層間絶縁膜27は薄膜
であるので、第1の開口部28のアスペクト比は低くな
る。なお、第1の開口部28の開口幅はマスク合わせズ
レを吸収するためにやや大きめに設計することが望まし
い。
続いて、第2図(c)に示すように、第1の開口部28
内で露出する不純物領域26を覆って全面にスパッタ法
等によりチタン窒化11129を形成する。このチタン
窒化膜29はバリアメタル層として機能し、その膜厚は
1000人程度0薄れる。
このチタン窒化膜29上にCVD法等によりタングステ
ンシリサイド膜30を積層する。第1の開口部28のア
スペクト比が低いので、チタン窒化829及びタングス
テンシリサイ)−Wi130は上述のような不純物領域
26上にも確実に堆積することができる。このタングス
テンシリサイド膜30は後述されるタングステン層34
の選択性を向上させるために形成される。ここで、本実
施例では、温度を360°Cとし、5iHnガス流量を
1100OSCC,WF!ガス流量を10SCCM、 
 Heガス流量を3603CCMとしてCvDを行い、
膜厚カ500人程度であるタングステンシリサイド膜3
0を形成する。
このタングステンシリサイド膜30上にフォトレジスト
層31を塗布した後、このフォトレジスト層31を第1
の開口部2B上のみに残存させるパターンで露光、現像
する。このフォトレジスト層31を用いてタングステン
シリサイド膜30とチタン窒化膜29のエツチング速度
がほぼ等しくなるような条件にてエツチングを行う。
上述のエツチングにより、第2図(d)に示すように、
第1の開口部28の底部の不純物領域26を覆ってチタ
ン窒化膜29及びタングステンシリサイ)′wi30が
残存される。上記チタン窒化膜29及びタングステンシ
リサイドWJ、30のそれぞれの端部は第1の層間絶縁
M21上の第1の開口部28の近傍に存在する。そして
、タングステンシリサイド膜30上を含む全面にシリコ
ン酸化膜等からなる第2の層間絶縁膜32が堆積される
。この第2の層間絶縁膜32の膜厚は例えば5000人
程度0される。この第2の層間絶縁膜32を第1の開口
部28上で開口するパターンにパターニングする。これ
により、第1の開口部28上の第2の眉間絶縁膜32が
開口されて第2の開口部33が形成される。この第2の
開口部33内ではタングステンシリサイド膜30が露出
する。このように、予めチタン窒化膜29やタングステ
ンシリサイド膜30を形成した後にそのタングステンシ
リサイドlll30上に第2の開口部33を開口するの
で、第2の開口部33のアスペクト比が高くても、第2
の開口部33の底部に良好なタングステンシリサイド膜
30が得られる。
最後に、第2図(e)に示すように、第2の開口部33
内にタングステン層34を選択成長する。
この時、前処理として、例えば硫酸通水によりライトエ
ツチングを行った後、予め0.05 Torrに減圧下
で、RFパワーを88W、NF、ガス流量l103CC
,Hzガス流量70SCC?IとしてブリI7チを行う
。そして、圧力を0.2Torrとし、温度を260″
Cに保ッテS i H、ガス流量を75CCM、 W 
F &カス流量ヲ10SCCM、  Hz カス流量を
100O3C叶としてタングステン層34の選択成長を
行う。
このタングステン層34はチタン窒化vi、29及びタ
ングステンシリサイド膜30を介して不純物領域26に
接続される。タングステン層34はタングステンシリサ
イド1130上に形成されるので、良好な選択性が得ら
れる。従って、下地体の影響を受けずに、第2の開口部
33内に選択成長によるタングステン層34を確実に埋
め込むことができる。これにより、信穀性に優れた電極
配線を形成することができる。また、タングステン層3
4と不純物領域26の間にチタン窒化膜29が介在して
いるので、高温で熱処理を行ってもタングステン層34
と不純物領域26′が反応する虞れがない。従って、十
分な耐熱性を確保することができる。
〔発明の効果] 以上のように、本発明では、コンタクトホールにおいて
、高融点金属材料は選択成長可能な膜上に選択成長され
るので、良好な選択性が得られる。
このため、高融点金属材料の下層とされる下地層の影響
を受けずに、コンタクトホール内に高融点金属材料を選
択成長させることができる。従って、微細なコンタクト
ホールでも、信頼性に優れた電極配線が得られる。
また、半導体基板上の第1の層間絶縁膜に形成された第
1の開口部の底部に耐熱層として機能するバリアメタル
層が形成されるので、高温で熱処理を行っても開口部内
に埋め込まれる高融点金属材料と半導体基板の反応が防
止される。従って、耐熱性に優れた配線形成方法が提供
される。
【図面の簡単な説明】
第1図(a)乃至第1図(e)は本発明の配線形成方法
の一例をその製造工程に従って説明するためのそれぞれ
工程断面図であり、第2図(a)乃至第2図(e)は他
の例をその製造工程に従って説明するためのそれぞれ工
程断面口であり、第3回は従来の配線形成方法による′
gL極配線の構造を示す断面図である。 1.21・・・シリコン基板 5.25・・・サイドウオール膜 6.26・・・ (n’型)の不純物領域7.27・・
・第1の層間絶縁膜 8゜ 9 10゜ 12゜ 13゜ 4 28・・・第1の開口部 ・・・チタン窒化膜 30・・・チタンシリサイド膜 32・・・第2の層間絶縁膜 33・・・第2の開口部 34・・・タングステン層

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基体上に第1の開口部を有する薄膜の第1
    の絶縁膜を形成し、上記第1の開口部の底部で露出した
    上記半導体基板を覆うように選択成長可能な膜を形成し
    、該選択成長可能な膜が底部で臨む第2の開口部を有す
    る第2の絶縁膜を形成し、上記第2の開口部内に高融点
    金属材料を選択成長することを特徴とする配線形成方法
  2. (2)半導体基体上に第1の開口部を有する薄膜の第1
    の絶縁膜を形成し、上記第1の開口部の底部で露出した
    上記半導体基板を覆うようにバリアメタル層を形成し、
    該バリアメタル層上に選択成長可能な膜を形成し、該選
    択成長可能な膜が底部で臨む第2の開口部を有する第2
    の絶縁膜を形成し、上記第2の開口部内に高融点金属材
    料を選択成長することを特徴とする配線形成方法。
JP8030590A 1990-03-28 1990-03-28 配線形成方法 Pending JPH03280425A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8030590A JPH03280425A (ja) 1990-03-28 1990-03-28 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8030590A JPH03280425A (ja) 1990-03-28 1990-03-28 配線形成方法

Publications (1)

Publication Number Publication Date
JPH03280425A true JPH03280425A (ja) 1991-12-11

Family

ID=13714564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8030590A Pending JPH03280425A (ja) 1990-03-28 1990-03-28 配線形成方法

Country Status (1)

Country Link
JP (1) JPH03280425A (ja)

Similar Documents

Publication Publication Date Title
JPS6173370A (ja) 半導体装置及びその製造方法
US6635938B1 (en) Semiconductor device and manufacturing method thereof
US4888297A (en) Process for making a contact structure including polysilicon and metal alloys
JP3231645B2 (ja) 半導体装置およびその製造方法
US6225222B1 (en) Diffusion barrier enhancement for sub-micron aluminum-silicon contacts
JPH03129775A (ja) 半導体装置およびその製造方法
KR100706823B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
JP2000183349A (ja) シリコン製fetの製造方法
JPS5974668A (ja) 集積回路接点構造体
JPH07176532A (ja) タングステン形成プロセス
JPH03280425A (ja) 配線形成方法
JPH0945900A (ja) Mis型fetおよびその製造方法
JPH0945908A (ja) 半導体装置およびその製造方法
JP3095452B2 (ja) 半導体素子の製造方法
JPH04303944A (ja) 半導体装置の製造方法
KR960035888A (ko) 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법
JPH02106971A (ja) 半導体集積回路装置の製造方法
JPH1074848A (ja) 半導体記憶装置の製造方法
JPS6344725A (ja) 半導体装置の製造方法
JPH11145425A (ja) 半導体素子の製造方法及び半導体装置
JPH02288341A (ja) Mis型半導体装置
JPS61251163A (ja) Bi−MIS集積回路の製造方法
JP2720567B2 (ja) 半導体装置の製造方法
JP2725919B2 (ja) 半導体装置の製造方法
JPH02260540A (ja) Mis型半導体装置