JPH03280429A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03280429A JPH03280429A JP7990690A JP7990690A JPH03280429A JP H03280429 A JPH03280429 A JP H03280429A JP 7990690 A JP7990690 A JP 7990690A JP 7990690 A JP7990690 A JP 7990690A JP H03280429 A JPH03280429 A JP H03280429A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- cvd
- oxide film
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 230000003647 oxidation Effects 0.000 claims abstract description 26
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 11
- 241000293849 Cordylanthus Species 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract 1
- 238000001039 wet etching Methods 0.000 abstract 1
- 238000001312 dry etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法、特にＬＳＩにおける
素子分離技術に関する。
素子分離技術に関する。
ＬＳＩ製造技術として、窒化膜をマスクとして選択酸化
による厚い酸化膜を用いる、素子分離技術は周知である
。第２図を参照してこの技術につき説明する。同図（ａ
）に示すように、半導体基板ｌ上に熱酸化膜２と、ＣＶ
Ｄ窒化膜３を堆積させる。熱酸化Ｗ２２は後でＣＶＤ窒
化膜３をパターニングするドライエツチング時の応力を
防ぐ緩和材となっている０次に同図（ｂ）に示すように
、予定する素子領域の部位において、ホトレジスト４を
マスクとして、素子分離領域のＣＶＤ窒化膜を除去した
後、イオン注入を行なう、イオン注入は素子間寄性チャ
ネル防止のためで、ＮチャネルＭＯＳトランジスタの場
合は、ホウ素イオン５を用いる０次に同図（Ｃ）に示す
ようにホトレジスト４を除去してから、例えば！０００
℃、Ｈ７−０２ふんい気中で酸化を行なう。ＣＶＤ窒化
Ｗ２３は耐酸化性が強く酸化に対するマスクになり、素
子領域を除く部分だけが厚く酸化され、フィールド酸化
膜６を形成する０次に、下地の薄い熱酸化Ｗ２２を除去
すると、同図（ｄ）に示すように、素子分離が完了する
。
による厚い酸化膜を用いる、素子分離技術は周知である
。第２図を参照してこの技術につき説明する。同図（ａ
）に示すように、半導体基板ｌ上に熱酸化膜２と、ＣＶ
Ｄ窒化膜３を堆積させる。熱酸化Ｗ２２は後でＣＶＤ窒
化膜３をパターニングするドライエツチング時の応力を
防ぐ緩和材となっている０次に同図（ｂ）に示すように
、予定する素子領域の部位において、ホトレジスト４を
マスクとして、素子分離領域のＣＶＤ窒化膜を除去した
後、イオン注入を行なう、イオン注入は素子間寄性チャ
ネル防止のためで、ＮチャネルＭＯＳトランジスタの場
合は、ホウ素イオン５を用いる０次に同図（Ｃ）に示す
ようにホトレジスト４を除去してから、例えば！０００
℃、Ｈ７−０２ふんい気中で酸化を行なう。ＣＶＤ窒化
Ｗ２３は耐酸化性が強く酸化に対するマスクになり、素
子領域を除く部分だけが厚く酸化され、フィールド酸化
膜６を形成する０次に、下地の薄い熱酸化Ｗ２２を除去
すると、同図（ｄ）に示すように、素子分離が完了する
。
上記の従来の素子分離方法では、耐酸化性マスクの窒化
膜の下地の熱酸化膜（パッド酸化膜）は、フィールド酸
化のとき横方向にも酸化が進行し、バーズビーク（ｂｉ
ｒｄ’ｓ ｂｅａｋ）状の酸化膜が形成され、素子領域
幅がマスク寸法と異なるという欠点があった。また高集
積化の制限になっていた。
膜の下地の熱酸化膜（パッド酸化膜）は、フィールド酸
化のとき横方向にも酸化が進行し、バーズビーク（ｂｉ
ｒｄ’ｓ ｂｅａｋ）状の酸化膜が形成され、素子領域
幅がマスク寸法と異なるという欠点があった。また高集
積化の制限になっていた。
本発明の目的は、上記の欠点を除去した、半導体装置の
製造方法を提供することにある。
製造方法を提供することにある。
本発明の半導体装置の製造方法は、半導体基板上に、素
子領域の予定部位に、開口を有する第１絶縁膜を形成す
る工程と２次に耐酸化性の第２絶縁膜を全面に成長させ
る工程と、前記第２絶縁膜上に第２絶縁膜と同程度のエ
ツチングレートなもつ塗布膜を成膜し表面を平坦化する
工程と９次に全面エツチングにより前記開口部にのみ第
２絶縁膜を残す工程と、前記第２絶縁膜により選択酸化
を行なう工程とによって素子分離を行なう。
子領域の予定部位に、開口を有する第１絶縁膜を形成す
る工程と２次に耐酸化性の第２絶縁膜を全面に成長させ
る工程と、前記第２絶縁膜上に第２絶縁膜と同程度のエ
ツチングレートなもつ塗布膜を成膜し表面を平坦化する
工程と９次に全面エツチングにより前記開口部にのみ第
２絶縁膜を残す工程と、前記第２絶縁膜により選択酸化
を行なう工程とによって素子分離を行なう。
本発明では、素子領域の予定部位に、Ｉｍ！化性の絶縁
膜によるマスクを作成する場合に、ドライエツチングを
しないので、ドライエツチングの際の損傷をふせぐスト
ッパの役をするパッド酸化膜を必要としない、したがっ
て、選択酸化ノ際にバーズビークの発生がない。
膜によるマスクを作成する場合に、ドライエツチングを
しないので、ドライエツチングの際の損傷をふせぐスト
ッパの役をするパッド酸化膜を必要としない、したがっ
て、選択酸化ノ際にバーズビークの発生がない。
以下、図面を参照して、本発明の一実施例につき説明す
る。第１図は第１実施例を工程順に示した縦断面図であ
る。同図（ａ、 ）に示すように、半導体基板１０上に
第１絶縁膜としてＣＶＤ酸化１７９１１を堆積させる。
る。第１図は第１実施例を工程順に示した縦断面図であ
る。同図（ａ、 ）に示すように、半導体基板１０上に
第１絶縁膜としてＣＶＤ酸化１７９１１を堆積させる。
そして、ホトレジスト１２を塗布後、露光・現像を行な
い素子領域上のみホトレジストが無いようにパターニン
グして開口する。同図（ｂ）に示すように、第２絶縁膜
としてＣＶＤ窒化［１３を堆積後、窒化膜と同じ程度の
ニー、チングレートを持つ塗布膜１４を堆積させ、表面
を平坦にする。
い素子領域上のみホトレジストが無いようにパターニン
グして開口する。同図（ｂ）に示すように、第２絶縁膜
としてＣＶＤ窒化［１３を堆積後、窒化膜と同じ程度の
ニー、チングレートを持つ塗布膜１４を堆積させ、表面
を平坦にする。
次に、同図（Ｃ）に示すように、反応性イオンエツチン
グによりＣＶＤ酸化［１１’上の窒化膜が無くなるまで
エツチングを行なってがら、塗布ｍｘ 、ａ’ とＣｖ
ｐｓ化１１１１１′ヲウエー７トエルチングで除去する
。その後で同図（ｄ）に示すように、ＣＶＤ窒化膜１３
′をマスクにして、素子間寄生チャネル防止用にイオン
注入（Ｎチャネルの場合ホウ素イオン１５）後、例えば
１０００℃、Ｈ２−０７，雰囲気で選択酸化を行ない、
フィールド酸化膜１６を形成する。最後に同図（ｅ）に
示すように、ＣＶＤ窒化膜１３’をウェー２トエツチン
グすることにより素子分離が完了する８ 半導体基板が高儂度の不純物をドーピングされている場
合には、第１実施例の場合と異なり、チャネル防止用イ
オン注入が不必要なので、第１図（ｃ）におけるＣＶＤ
酸化ｊ！ＩＩ １’は除去せずフィールド酸化を行なう
、この例では所望の厚さのフィールド酸化膜厚を得るた
めの選択酸化の程度は少なくてすむので、選択酸化の際
の応力の影響は少ない。
グによりＣＶＤ酸化［１１’上の窒化膜が無くなるまで
エツチングを行なってがら、塗布ｍｘ 、ａ’ とＣｖ
ｐｓ化１１１１１′ヲウエー７トエルチングで除去する
。その後で同図（ｄ）に示すように、ＣＶＤ窒化膜１３
′をマスクにして、素子間寄生チャネル防止用にイオン
注入（Ｎチャネルの場合ホウ素イオン１５）後、例えば
１０００℃、Ｈ２−０７，雰囲気で選択酸化を行ない、
フィールド酸化膜１６を形成する。最後に同図（ｅ）に
示すように、ＣＶＤ窒化膜１３’をウェー２トエツチン
グすることにより素子分離が完了する８ 半導体基板が高儂度の不純物をドーピングされている場
合には、第１実施例の場合と異なり、チャネル防止用イ
オン注入が不必要なので、第１図（ｃ）におけるＣＶＤ
酸化ｊ！ＩＩ １’は除去せずフィールド酸化を行なう
、この例では所望の厚さのフィールド酸化膜厚を得るた
めの選択酸化の程度は少なくてすむので、選択酸化の際
の応力の影響は少ない。
選択酸化分離方法では、素子領域の予定部位に、耐酸化
性絶縁膜を形成して選択酸化を行なうが、従来は耐酸化
性絶縁膜の下部に薄い酸化膜があるので、選択酸化の際
にバーズビークが発生していた。しかし、本発明では素
子領域に耐酸化性絶縁膜（第２絶縁膜）のパターンを形
成する工程は、第１絶縁膜の開口部に、基板に直接に接
してＩＦｌ酸化性絶縁膜が残るような方法で行なう。し
たがって、耐酸化性絶縁膜の下部には酸化膜がなく、選
択酸化に際し、バーズビークは生じない。
性絶縁膜を形成して選択酸化を行なうが、従来は耐酸化
性絶縁膜の下部に薄い酸化膜があるので、選択酸化の際
にバーズビークが発生していた。しかし、本発明では素
子領域に耐酸化性絶縁膜（第２絶縁膜）のパターンを形
成する工程は、第１絶縁膜の開口部に、基板に直接に接
してＩＦｌ酸化性絶縁膜が残るような方法で行なう。し
たがって、耐酸化性絶縁膜の下部には酸化膜がなく、選
択酸化に際し、バーズビークは生じない。
第１図は本発明の一実施例を示す縦断面図、第２図は従
来例の縦断面図である。 １０・・・半導体基板、 １１ 、１１’・・・ＣＶＤ１’ｌ化膜（笛 ｔ ｈ
＆ ｋｎ Ｗ５ ） １３．１３’・・・ＣＶＤ窒化膜 （第２絶縁Ｍ） １４．１４’・・・塗布膜、 １５・・・ホウ素イオン、 １６・・・フィールド酸化膜。 特 許 出 願 人 日本電気株式会社
来例の縦断面図である。 １０・・・半導体基板、 １１ 、１１’・・・ＣＶＤ１’ｌ化膜（笛 ｔ ｈ
＆ ｋｎ Ｗ５ ） １３．１３’・・・ＣＶＤ窒化膜 （第２絶縁Ｍ） １４．１４’・・・塗布膜、 １５・・・ホウ素イオン、 １６・・・フィールド酸化膜。 特 許 出 願 人 日本電気株式会社
Claims (1)
- 半導体基板上に、素子領域の予定部位に、開口を有す
る第１絶縁膜を形成する工程と、次に耐酸化性の第２絶
縁膜を全面に成長させる工程と、前記第２絶縁膜上に第
２絶縁膜と同程度のエッチングレートをもつ塗布膜を成
膜し表面を平坦化する工程と、次に全面エッチングによ
り前記開口部にのみ第２絶縁膜を残す工程と、前記第２
絶縁膜により選択酸化を行なう工程を含み、素子分離を
行なうことを特徴とする、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7990690A JPH03280429A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7990690A JPH03280429A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03280429A true JPH03280429A (ja) | 1991-12-11 |
Family
ID=13703327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7990690A Pending JPH03280429A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03280429A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654227A (en) * | 1996-01-23 | 1997-08-05 | Micron Technology, Inc. | Method for local oxidation of silicon (LOCOS) field isolation |
| KR19980048151A (ko) * | 1996-12-17 | 1998-09-15 | 문정환 | 격리막 형성 방법 |
-
1990
- 1990-03-28 JP JP7990690A patent/JPH03280429A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654227A (en) * | 1996-01-23 | 1997-08-05 | Micron Technology, Inc. | Method for local oxidation of silicon (LOCOS) field isolation |
| US6090727A (en) * | 1996-01-23 | 2000-07-18 | Micron Technology, Inc. | Method for local oxidation of silicon (LOCOS) field isolation |
| KR19980048151A (ko) * | 1996-12-17 | 1998-09-15 | 문정환 | 격리막 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4333964A (en) | Method of making integrated circuits | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| JPH03280429A (ja) | 半導体装置の製造方法 | |
| JP2006303403A (ja) | フラッシュメモリ素子の製造方法 | |
| US5849626A (en) | Method for forming isolation region of semiconductor device | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| KR100356807B1 (ko) | 반도체소자의 게이트 형성방법 | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPS59119871A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| KR100249150B1 (ko) | 필드산화막 형성방법 | |
| JPH01214142A (ja) | 半導体装置の製造方法 | |
| JPS6252934A (ja) | 選択マスク形成法 | |
| KR100287916B1 (ko) | 반도체 소자 격리막 제조방법 | |
| JPS6331124A (ja) | 半導体装置の製造方法 | |
| JPH01162351A (ja) | 半導体装置の製造方法 | |
| US6268271B1 (en) | Method for forming buried layer inside a semiconductor device | |
| JPS61241941A (ja) | 半導体装置の製造方法 | |
| JPH02262321A (ja) | 半導体装置の製造方法 | |
| JPH03156956A (ja) | 半導体装置の製造方法 | |
| JPS6017929A (ja) | 半導体装置の製造方法 | |
| JPH03159240A (ja) | 半導体装置の製造方法 | |
| JPH0376225A (ja) | 半導体装置の製造方法 | |
| KR20000003508A (ko) | 반도체 소자의 소자분리막 형성 방법 |