JPH0268930A - 半導体装置の製造法 - Google Patents
半導体装置の製造法Info
- Publication number
- JPH0268930A JPH0268930A JP22020988A JP22020988A JPH0268930A JP H0268930 A JPH0268930 A JP H0268930A JP 22020988 A JP22020988 A JP 22020988A JP 22020988 A JP22020988 A JP 22020988A JP H0268930 A JPH0268930 A JP H0268930A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- oxide film
- nitride film
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はいわゆるL OCOS (local oxj
dati。
dati。
n of 5ilicon)法等の半導体酸化膜と耐酸
化膜のパターンによって選択酸化を行う半導体装置の製
造方法に関する。
化膜のパターンによって選択酸化を行う半導体装置の製
造方法に関する。
本願の第1の発明は、選択酸化を行うためのマスク層と
して、半導体酸化膜、半導体層、半導体窒化膜が積層さ
れる半導体装置の製造方法において、その半導体層上に
第2の半導体酸化膜を形成することにより、半導体窒化
膜のエツチング際の半導体層の除去を防止する方法であ
る。また、本願の第2の発明は、選択酸化を行うための
マスク層として、半導体酸化膜、半導体層、半導体窒化
膜が積層される半導体装置の製造方法において、半導体
窒化膜の開口部の端部で半導体層をテーパー状の形状に
させ、そのテーパー状の半導体層を用いてイオン注入し
て低濃度の不純物領域を形成することにより、チャンネ
ルストッパー領域の耐圧の向上を図るものである。
して、半導体酸化膜、半導体層、半導体窒化膜が積層さ
れる半導体装置の製造方法において、その半導体層上に
第2の半導体酸化膜を形成することにより、半導体窒化
膜のエツチング際の半導体層の除去を防止する方法であ
る。また、本願の第2の発明は、選択酸化を行うための
マスク層として、半導体酸化膜、半導体層、半導体窒化
膜が積層される半導体装置の製造方法において、半導体
窒化膜の開口部の端部で半導体層をテーパー状の形状に
させ、そのテーパー状の半導体層を用いてイオン注入し
て低濃度の不純物領域を形成することにより、チャンネ
ルストッパー領域の耐圧の向上を図るものである。
半導体集積回路の素子間分離に用いられるフィールド酸
化膜等の素子分離領域の形成方法としては、選択酸化法
(いわゆるLOCO3法)が一般に広く知られている。
化膜等の素子分離領域の形成方法としては、選択酸化法
(いわゆるLOCO3法)が一般に広く知られている。
この選択酸化法は、半導体領域上に酸化膜及び耐酸化膜
として機能する窒化膜を所要のパターンに形成し、パタ
ーンのない領域を酸化させる方法である。ところが、従
来の選択酸化法では、フィールド酸化膜の膜厚に応じて
バーズビークが長くなり、高集積化に不利である等の問
題が生じていた。
として機能する窒化膜を所要のパターンに形成し、パタ
ーンのない領域を酸化させる方法である。ところが、従
来の選択酸化法では、フィールド酸化膜の膜厚に応じて
バーズビークが長くなり、高集積化に不利である等の問
題が生じていた。
そこで、その従来の選択酸化法を改良した選択酸化法が
いくつか提案されている。その1つは、ンリコン酸化膜
上にポリシリコン層を介してシリコン窒化膜を設けて、
これらをマスク層として選択酸化を行う方法であり、例
えば特開昭61−74350号公報、特開昭56−70
644号公報或いは特公昭63−23656号公報など
に記載される技術がある。
いくつか提案されている。その1つは、ンリコン酸化膜
上にポリシリコン層を介してシリコン窒化膜を設けて、
これらをマスク層として選択酸化を行う方法であり、例
えば特開昭61−74350号公報、特開昭56−70
644号公報或いは特公昭63−23656号公報など
に記載される技術がある。
ここで、簡単にポリシリコン層を介在させたマスク層に
よる選択酸化技術について説明すると、まず、第3図a
に示すように、シリコン基板51上にマスク層としてシ
リコン酸化膜52.ポリシリコン層53.シリコン窒化
膜54が積層される。
よる選択酸化技術について説明すると、まず、第3図a
に示すように、シリコン基板51上にマスク層としてシ
リコン酸化膜52.ポリシリコン層53.シリコン窒化
膜54が積層される。
シリコン窒化膜54はバターニングされ、その除去部5
5はフィールド酸化膜の形成予定領域とされる。この除
去部55にチャンネルストッパー領域の形成のためのイ
オン注入が行われる。そのドーパントは基板と同導電型
のものとされる。
5はフィールド酸化膜の形成予定領域とされる。この除
去部55にチャンネルストッパー領域の形成のためのイ
オン注入が行われる。そのドーパントは基板と同導電型
のものとされる。
次に、第3図すに示すように、上記マスク層を用いて選
択酸化を行う。ポリシリコン層53が緩衝層として機能
し、シリコン酸化膜52が極めて薄いため、そのバーズ
ビークが短いフィールド酸化膜56が上記除去部55に
形成される。
択酸化を行う。ポリシリコン層53が緩衝層として機能
し、シリコン酸化膜52が極めて薄いため、そのバーズ
ビークが短いフィールド酸化膜56が上記除去部55に
形成される。
そして、第3図Cに示すように、不要になったシリコン
窒化IPJ54.ポリシリコン層53を除去し、上記フ
ィールド酸化膜56の下部にはチャンネルストッパー領
域57が形成されると共に、活性領域用の不純物の導入
等を行ってn型の不純物領域58等が形成される。
窒化IPJ54.ポリシリコン層53を除去し、上記フ
ィールド酸化膜56の下部にはチャンネルストッパー領
域57が形成されると共に、活性領域用の不純物の導入
等を行ってn型の不純物領域58等が形成される。
ところが、このように改良されたii沢酸酸化技術あっ
ても、マスク層の除去時の問題や、耐圧の問題が生ずる
。
ても、マスク層の除去時の問題や、耐圧の問題が生ずる
。
すなわち、フィールド酸化膜56を形成した後に、シリ
コン窒化膜54とポリシリコン層53を除去する必要が
あるが、シリコン窒化膜54をホットりん酸(H3PO
4)により除去する際に、その下部のポリシリコン層5
3が局所的にホットりん酸によってエツチングされてし
まう。従って、本来、第3図Cの点線で示す膜61の膜
厚であるべきところが、膜減りし、残存したポリシリコ
ン層60の如きものとなっているために、次のポリシリ
コン層の除去の際には、局所的にシリコン基板5Iまで
エツチングされてしまう。また、酸化時のストレスによ
ってもポリシリコン層53に穴があくことがあり、同様
に、ポリシリコン層の除去の際に、局所的にシリコン基
板51がエンチングされてしまう。
コン窒化膜54とポリシリコン層53を除去する必要が
あるが、シリコン窒化膜54をホットりん酸(H3PO
4)により除去する際に、その下部のポリシリコン層5
3が局所的にホットりん酸によってエツチングされてし
まう。従って、本来、第3図Cの点線で示す膜61の膜
厚であるべきところが、膜減りし、残存したポリシリコ
ン層60の如きものとなっているために、次のポリシリ
コン層の除去の際には、局所的にシリコン基板5Iまで
エツチングされてしまう。また、酸化時のストレスによ
ってもポリシリコン層53に穴があくことがあり、同様
に、ポリシリコン層の除去の際に、局所的にシリコン基
板51がエンチングされてしまう。
また、フィールド反転電圧を上げようとして、チャンネ
ルストッパー領域57の形成のためのイオン注入のエネ
ルギーやドーズ量を増加させた時には、そのチャンネル
ストッパー領域57と不純物領域58の間の接合62の
耐圧が劣化することになる。
ルストッパー領域57の形成のためのイオン注入のエネ
ルギーやドーズ量を増加させた時には、そのチャンネル
ストッパー領域57と不純物領域58の間の接合62の
耐圧が劣化することになる。
そこで、本発明は、上述の改良型の選択酸化方法の各課
題に鑑み、エツチング時の問題や耐圧の問題等を解決す
るような半導体装置の製造方法の提供を目的とする。
題に鑑み、エツチング時の問題や耐圧の問題等を解決す
るような半導体装置の製造方法の提供を目的とする。
(課題を解決するための手段〕
上述の目的を達成するための本願の第1の発明にかかる
半導体装置の製造方法は、半導体領域を選択的に酸化す
る製造方法において、まず、耐酸化マスクとして、第1
の半導体酸化膜、半導体層。
半導体装置の製造方法は、半導体領域を選択的に酸化す
る製造方法において、まず、耐酸化マスクとして、第1
の半導体酸化膜、半導体層。
第2の半導体酸化膜、半導体窒化膜を順次積層させたマ
スクを用いて選択的に酸化する。ここで、半導体酸化膜
としてはシリコン酸化膜、半導体層としてはポリシリコ
ン層、半導体窒化膜としてはシリコン窒化膜をそれぞれ
用いても良い。第2の半導体酸化膜はポリシリコン層の
表面を酸化したものであっても良い0次に、上記第2の
半導体酸化膜及び選択的に形成した酸化膜に対して選択
的に上記半導体窒化膜を除去する。この除去は、例えば
ホットりん酸(H,PO,)を用いて行うことができる
。
スクを用いて選択的に酸化する。ここで、半導体酸化膜
としてはシリコン酸化膜、半導体層としてはポリシリコ
ン層、半導体窒化膜としてはシリコン窒化膜をそれぞれ
用いても良い。第2の半導体酸化膜はポリシリコン層の
表面を酸化したものであっても良い0次に、上記第2の
半導体酸化膜及び選択的に形成した酸化膜に対して選択
的に上記半導体窒化膜を除去する。この除去は、例えば
ホットりん酸(H,PO,)を用いて行うことができる
。
また、本願の第2の発明にかかる半導体装置の製造方法
は、半導体領域を選択的に酸化して素子分離領域を形成
する方法であって、まず、半導体領域上に半導体酸化膜
と半導体層と半導体窒化膜とを順次積層させて形成する
。ここで、半導体酸化膜としてはシリコン酸化膜、半導
体層としてはポリシリコン層、半導体窒化膜としてはシ
リコン窒化膜をそれぞれ用いても良い。次に、選択的に
上記半導体窒化膜をエツチング除去する。このエツチン
グ除去は除去部が形成される。次に、その除去部の端部
で上記半導体層をテーパー状に形成する。そのテーパー
状に形成する手段としては、等方性エツチングによる方
法や、ポリシリコン層の一部を酸化する方法、レジスト
層等をその端部でだれさせる方法、或いはS 1C1a
+N2ガスを所要の条件で用いてエツチングする方法
等の種々の手段が挙げられる。次に、上記除去部に選択
的にチャンネルストッパー領域となる不純物をイオン注
入し、上記テーパー部に対応する上記半導体領域には、
他部に比べて低濃度の不純物を導入する。そして、半導
体窒化膜等をマスクとして選択酸化を行い素子分離領域
を形成する。この選択酸化の後、チャンネルストッパー
領域に隣接した領域へ不純物の導入が行われる。
は、半導体領域を選択的に酸化して素子分離領域を形成
する方法であって、まず、半導体領域上に半導体酸化膜
と半導体層と半導体窒化膜とを順次積層させて形成する
。ここで、半導体酸化膜としてはシリコン酸化膜、半導
体層としてはポリシリコン層、半導体窒化膜としてはシ
リコン窒化膜をそれぞれ用いても良い。次に、選択的に
上記半導体窒化膜をエツチング除去する。このエツチン
グ除去は除去部が形成される。次に、その除去部の端部
で上記半導体層をテーパー状に形成する。そのテーパー
状に形成する手段としては、等方性エツチングによる方
法や、ポリシリコン層の一部を酸化する方法、レジスト
層等をその端部でだれさせる方法、或いはS 1C1a
+N2ガスを所要の条件で用いてエツチングする方法
等の種々の手段が挙げられる。次に、上記除去部に選択
的にチャンネルストッパー領域となる不純物をイオン注
入し、上記テーパー部に対応する上記半導体領域には、
他部に比べて低濃度の不純物を導入する。そして、半導
体窒化膜等をマスクとして選択酸化を行い素子分離領域
を形成する。この選択酸化の後、チャンネルストッパー
領域に隣接した領域へ不純物の導入が行われる。
本願の第1の発明では、半導体層と半導体窒化膜の間に
半導体酸化膜が形成されるため、その半導体酸化膜がエ
ンチングのストッパーとして機能し、半導体窒化膜を除
去していった時に、その下部の半導体層までも除去され
るような問題が生じない。
半導体酸化膜が形成されるため、その半導体酸化膜がエ
ンチングのストッパーとして機能し、半導体窒化膜を除
去していった時に、その下部の半導体層までも除去され
るような問題が生じない。
また、本願の第2の発明においては、除去部の端部で上
記半導体層がテーパー状に形成されるため、続いてチャ
ンネルストンバー領域の形成のためのイオン注入を行っ
た時には、そのテーパー状の半導体層の部分の厚みに応
じたイオン阻止能から、チャンネルストンパー領域は端
部側で濃度が低下するような分布を持ったものとなる。
記半導体層がテーパー状に形成されるため、続いてチャ
ンネルストンバー領域の形成のためのイオン注入を行っ
た時には、そのテーパー状の半導体層の部分の厚みに応
じたイオン阻止能から、チャンネルストンパー領域は端
部側で濃度が低下するような分布を持ったものとなる。
このため接合の近くでは、高濃度不純物領域同士のぶつ
かり合いが起こらず、その接合耐圧が向上することにな
る。
かり合いが起こらず、その接合耐圧が向上することにな
る。
本発明の好適な実施例を図面を参照しながら説明する。
第1の実施例
本実施例は、本願の第1の発明にかかる実施例であって
、シリコン窒化膜とポリシリコン層の間にシリコン酸化
膜を形成し、シリコン窒化膜のエツチング時の問題を解
決する方法である。以下、本実施例を第1図a〜第1図
「を参照しながら説明する。
、シリコン窒化膜とポリシリコン層の間にシリコン酸化
膜を形成し、シリコン窒化膜のエツチング時の問題を解
決する方法である。以下、本実施例を第1図a〜第1図
「を参照しながら説明する。
まず、第1図aに示すように、シリコン基板1上に熱酸
化等の方法によって、パッド酸化膜としてのシリコン酸
化膜2を形成する。このシリコン酸化膜2の膜厚は、薄
いものとされ、例えば50人程度とされる。次に、この
シリコン酸化膜2上にポリシリコン層3がCVD法等に
よって形成される。ポリシリコン層3は、選択酸化時の
緩衝層として機能する。すなわち、このポリシリコン層
3を利用して応力の緩和やバーズビークを小さくさせる
。
化等の方法によって、パッド酸化膜としてのシリコン酸
化膜2を形成する。このシリコン酸化膜2の膜厚は、薄
いものとされ、例えば50人程度とされる。次に、この
シリコン酸化膜2上にポリシリコン層3がCVD法等に
よって形成される。ポリシリコン層3は、選択酸化時の
緩衝層として機能する。すなわち、このポリシリコン層
3を利用して応力の緩和やバーズビークを小さくさせる
。
次に、ポリシリコン層3の表面が酸化され、第2の半導
体酸化膜であるシリコン酸化膜4が形成される。この膜
厚は例えば50人程度である。表面酸化によらずにシリ
コン酸化膜を形成することも可能である。次に、第1図
すに示すように、シリコン酸化膜4上の全面にシリコン
窒化膜5をCVD法により形成する。このシリコン窒化
膜5は選択酸化の耐酸化膜として機能する。
体酸化膜であるシリコン酸化膜4が形成される。この膜
厚は例えば50人程度である。表面酸化によらずにシリ
コン酸化膜を形成することも可能である。次に、第1図
すに示すように、シリコン酸化膜4上の全面にシリコン
窒化膜5をCVD法により形成する。このシリコン窒化
膜5は選択酸化の耐酸化膜として機能する。
シリコン窒化膜5の形成後、第1図Cに示すように、フ
ォトリソグラフィー技術を用いてフィールド酸化膜を形
成する予定の領域をエツチングにより除去する。このエ
ツチングによって除去部6が形成され、この除去部6の
底部では、ポリシリコンN3が露出する。
ォトリソグラフィー技術を用いてフィールド酸化膜を形
成する予定の領域をエツチングにより除去する。このエ
ツチングによって除去部6が形成され、この除去部6の
底部では、ポリシリコンN3が露出する。
次に、第1図dに示すように、選択酸化が行われる。こ
の選択酸化によって、除去部6のパターンを反映してフ
ィールド酸化膜7が形成される。
の選択酸化によって、除去部6のパターンを反映してフ
ィールド酸化膜7が形成される。
このときシリコン酸化膜2とシリコン基板1の界面では
、横方向に酸化が進んで行くが、上記ポリシリコン層3
の作用によって、十分に小さいバーズビークのフィール
ド酸化膜7が得られることになる。また、さらに第2の
半導体酸化膜であるシリコン酸化膜4によっても選択酸
化のストレスが緩和され、ポリシリコンN3へ穴が設け
られるのを未然に防止できる。
、横方向に酸化が進んで行くが、上記ポリシリコン層3
の作用によって、十分に小さいバーズビークのフィール
ド酸化膜7が得られることになる。また、さらに第2の
半導体酸化膜であるシリコン酸化膜4によっても選択酸
化のストレスが緩和され、ポリシリコンN3へ穴が設け
られるのを未然に防止できる。
次に、第1図eに示すように、マスク層のシリコン窒化
膜5がホノトりん酸によって除去される。
膜5がホノトりん酸によって除去される。
この時、そのシリコン窒化膜5の下部にはシリコン酸化
膜4が形成されているために、その下のポリシリコン層
3が除去されない。そのために、基板への悪影響が防止
される。
膜4が形成されているために、その下のポリシリコン層
3が除去されない。そのために、基板への悪影響が防止
される。
次に、第1図rに示すように、ポリシリコン層3の保護
膜として機能した薄いシリコン酸化膜4を除去し、さら
にポリシリコンN3を除去する。
膜として機能した薄いシリコン酸化膜4を除去し、さら
にポリシリコンN3を除去する。
以下、ゲート酸化膜の形成や不純物領域の形成等を行っ
て素子を完成する。
て素子を完成する。
このような本実施例の半導体装置の製造方法では、上記
シリコン酸化膜4がシリコン窒化膜5のエンチング時の
保護膜として機能するために、ポリシリコン層3が局所
的に除去されるような弊害を防止することができる。ま
た、シリコン酸化膜4によっても選択酸化時のストレス
が緩和され、ポリシリコン層3に穴が設けられるのを防
止できる。
シリコン酸化膜4がシリコン窒化膜5のエンチング時の
保護膜として機能するために、ポリシリコン層3が局所
的に除去されるような弊害を防止することができる。ま
た、シリコン酸化膜4によっても選択酸化時のストレス
が緩和され、ポリシリコン層3に穴が設けられるのを防
止できる。
第2の実施例
本実施例は、耐圧の向上を目的とした改良型の選択酸化
方法にかかる半導体装置の製造方法である。以下、本実
施例を第2図a〜第2図「を参照しながら説明する。
方法にかかる半導体装置の製造方法である。以下、本実
施例を第2図a〜第2図「を参照しながら説明する。
まず、第2図aに示すように、シリコン基板21上に熱
酸化等の方法によって、パッド酸化膜としてのシリコン
酸化膜22を形成する。このシリコン酸化膜2の膜厚は
、薄いものとされ、例えば50人程度とされる。次に、
このシリコン酸化膜2上にポリシリコンN23がCVD
法等によって形成される。ポリシリコン層23は、選択
酸化時の緩衝層として機能する。すなわち、このポリシ
リコン層23を利用して応力の緩和やバーズビークを小
さくさせる。このポリシリコン層23上にはシリコン窒
化膜24をCVD法により形成する。
酸化等の方法によって、パッド酸化膜としてのシリコン
酸化膜22を形成する。このシリコン酸化膜2の膜厚は
、薄いものとされ、例えば50人程度とされる。次に、
このシリコン酸化膜2上にポリシリコンN23がCVD
法等によって形成される。ポリシリコン層23は、選択
酸化時の緩衝層として機能する。すなわち、このポリシ
リコン層23を利用して応力の緩和やバーズビークを小
さくさせる。このポリシリコン層23上にはシリコン窒
化膜24をCVD法により形成する。
ここで、第1の実施例のようにシリコン酸化膜を介する
ようにしても良い。そして、シリコン窒化膜24上にレ
ジスト層25が形成され、このレジス)]’W25はフ
ィールド酸化膜の形成予定領域で窓明けされ開口部26
が形成される。
ようにしても良い。そして、シリコン窒化膜24上にレ
ジスト層25が形成され、このレジス)]’W25はフ
ィールド酸化膜の形成予定領域で窓明けされ開口部26
が形成される。
次に、第2図すに示すように、そのバターニングしたレ
ジスト層25をマスクとしてシリコン窒化膜24をエツ
チング除去する。このバターニングによって、シリコン
窒化膜24の除去部27の底部ではポリシリコンN23
が露出する。
ジスト層25をマスクとしてシリコン窒化膜24をエツ
チング除去する。このバターニングによって、シリコン
窒化膜24の除去部27の底部ではポリシリコンN23
が露出する。
次に、第2図Cに示すように、除去部27の端部で上記
ポリシリコン層23をテーパー状にエツチングして、そ
のポリシリコン層23にテーパー部28を設ける。この
テーパー部2日の形成は、等方性エツチングによる方法
や、ポリシリコン層の一部を酸化する方法、レジスト層
等をその端部でだれさせる方法、或いはSiC/!n+
Nzガスを所要の条件で用いてエツチングする方法等の
種々の手段が挙げられる。このテーパー部28は、シリ
コン窒化膜24の除去部27の端部から、中心に向かっ
て徐々にその膜厚が薄くなるような形状とされ、必ずし
も直線的な傾斜を有するものでなくとも良い。このテー
パー部28の機能は、その傾斜に沿って異なるポリシリ
コン層23の膜厚の差から、それぞれのところでイオン
注入の阻止能を異ならせ、もって不純物濃度の傾斜を反
映した分布を得ることにある。テーパー部28の無い除
去部27の中心では、シリコン酸化膜22が露出する。
ポリシリコン層23をテーパー状にエツチングして、そ
のポリシリコン層23にテーパー部28を設ける。この
テーパー部2日の形成は、等方性エツチングによる方法
や、ポリシリコン層の一部を酸化する方法、レジスト層
等をその端部でだれさせる方法、或いはSiC/!n+
Nzガスを所要の条件で用いてエツチングする方法等の
種々の手段が挙げられる。このテーパー部28は、シリ
コン窒化膜24の除去部27の端部から、中心に向かっ
て徐々にその膜厚が薄くなるような形状とされ、必ずし
も直線的な傾斜を有するものでなくとも良い。このテー
パー部28の機能は、その傾斜に沿って異なるポリシリ
コン層23の膜厚の差から、それぞれのところでイオン
注入の阻止能を異ならせ、もって不純物濃度の傾斜を反
映した分布を得ることにある。テーパー部28の無い除
去部27の中心では、シリコン酸化膜22が露出する。
次に、第2図dに示すように、チャンネルストッパー領
域の形成のためのイオン注入を行う。このイオン注入は
、上記パターニングされたシリコン窒化膜24及びポリ
シリコン層23のテーパー部28をマスクとして選択的
に行われる。打ち込まれる不純物は、基板がp型ならば
p型のボロン等であり、基板がn型ならばn型のリン、
砒素等である。本実施例ではボロンをイオン注入する。
域の形成のためのイオン注入を行う。このイオン注入は
、上記パターニングされたシリコン窒化膜24及びポリ
シリコン層23のテーパー部28をマスクとして選択的
に行われる。打ち込まれる不純物は、基板がp型ならば
p型のボロン等であり、基板がn型ならばn型のリン、
砒素等である。本実施例ではボロンをイオン注入する。
このイオン注入によって、テーパー部28の無い除去部
27の中心部では、高濃度に不純物が打ち込まれ、テー
パー部28の下部では、その傾斜にそった不純物濃度分
布を有するように不純物が打ち込まれることになる。す
なわち、除去部の端部側では、その不純物濃度が徐々に
低(なる分布となる。
27の中心部では、高濃度に不純物が打ち込まれ、テー
パー部28の下部では、その傾斜にそった不純物濃度分
布を有するように不純物が打ち込まれることになる。す
なわち、除去部の端部側では、その不純物濃度が徐々に
低(なる分布となる。
次に、第2図eに示すように、選択酸化が行われる。こ
の選択酸化によって、除去部27のパターンを反映して
フィールド酸化膜29が形成される。このときシリコン
酸化膜22とシリコン基板21の界面では、横方向に酸
化が進んで行くが、上記ポリシリコン層23の作用によ
って、十分に小さいバーズビークのフィールド酸化膜2
9が得られる。また、上記ポリシリコン層23のテーパ
ー部28もストレスの緩和に寄与する。
の選択酸化によって、除去部27のパターンを反映して
フィールド酸化膜29が形成される。このときシリコン
酸化膜22とシリコン基板21の界面では、横方向に酸
化が進んで行くが、上記ポリシリコン層23の作用によ
って、十分に小さいバーズビークのフィールド酸化膜2
9が得られる。また、上記ポリシリコン層23のテーパ
ー部28もストレスの緩和に寄与する。
次に、上記シリコン窒化膜24とポリシリコン層23が
除去され、アニール、ゲート酸化膜、ゲート電極、不純
物拡散領域の形成等を経て、フィールド酸化膜29に隣
接してn゛型の高濃度不純物領域30がシリコン基板2
1の表面に形成される。また、フィールド酸化膜29の
下部には、p型の不純物領域からなるチャンネルストッ
パー領域31が形成される。ここで、このチャンネルス
トッパー領域31の不純物濃度は、フィールド酸化膜2
9の端部側31bで低濃度となり、中心側31aで高濃
度となる。従って、n゛型の高濃度不純物領域30とは
、端部側31bの低濃度の不純物領域が接することにな
り、高濃度の不純物領域同士がぶつかり合わないため、
その接合耐圧の劣化を防止できることになる。
除去され、アニール、ゲート酸化膜、ゲート電極、不純
物拡散領域の形成等を経て、フィールド酸化膜29に隣
接してn゛型の高濃度不純物領域30がシリコン基板2
1の表面に形成される。また、フィールド酸化膜29の
下部には、p型の不純物領域からなるチャンネルストッ
パー領域31が形成される。ここで、このチャンネルス
トッパー領域31の不純物濃度は、フィールド酸化膜2
9の端部側31bで低濃度となり、中心側31aで高濃
度となる。従って、n゛型の高濃度不純物領域30とは
、端部側31bの低濃度の不純物領域が接することにな
り、高濃度の不純物領域同士がぶつかり合わないため、
その接合耐圧の劣化を防止できることになる。
このように本実施例の半導体装置の製造方法では、選択
酸化の除去部の端部にテーパー部28が形成されるため
、チャンネルストッパー領域の形成のためのイオン注入
による不純物濃度分布は、中心側で高濃度とされ、端部
側で低濃度になる。
酸化の除去部の端部にテーパー部28が形成されるため
、チャンネルストッパー領域の形成のためのイオン注入
による不純物濃度分布は、中心側で高濃度とされ、端部
側で低濃度になる。
このため、中心側の高濃度の部分でフィールド反転電圧
を高いものにすることができ、同時にその端部が低濃度
のために接合耐圧も高くすることができる。
を高いものにすることができ、同時にその端部が低濃度
のために接合耐圧も高くすることができる。
本願の第1の発明にかかる半導体装置の製造方法では、
半導体層上に第2の半導体酸化膜が形成されることから
、選択酸化後の半導体窒化膜の除去を確実に選択的に行
うことができ、従って、半導体層が局所的に除去されて
しまい、基板に悪影響が及ぶような弊害を防止できる。
半導体層上に第2の半導体酸化膜が形成されることから
、選択酸化後の半導体窒化膜の除去を確実に選択的に行
うことができ、従って、半導体層が局所的に除去されて
しまい、基板に悪影響が及ぶような弊害を防止できる。
また、本願の第2の発明の半導体装置の製造方法では、
選択酸化の除去部の端部で半導体層がテーパー状とされ
るため、チャンネルストッパー領域の形成のためのイオ
ン注入を行った時では、端部で低濃度、中心部で高濃度
のチャンネルストッパー領域が得られることになる。従
って、接合耐圧を向上させることができ、同時にフィー
ルド反転電圧も高めることができる。
選択酸化の除去部の端部で半導体層がテーパー状とされ
るため、チャンネルストッパー領域の形成のためのイオ
ン注入を行った時では、端部で低濃度、中心部で高濃度
のチャンネルストッパー領域が得られることになる。従
って、接合耐圧を向上させることができ、同時にフィー
ルド反転電圧も高めることができる。
第1図a〜第1図fは本願の第1の発明にかかる半導体
装置の製造方法の一例を説明するためのそれぞれ工程断
面図、第2図a〜第2図fは本願の第2の発明にかかる
半導体装置の製造方法の一例を説明するためのそれぞれ
工程断面図、第3図a〜第3図Cは従来のポリシリコン
層を用いて選択酸化する方法の問題点を説明するための
それぞれ工程断面図である。 ■、21・・・シリコン基板 2.22・・・シリコン酸化膜 3.23・・・ポリシリコン層 4・・・シリコン酸化膜 5.24・・・シリコン窒化膜 6.27・・・除去部 7.29・・・フィールド酸化膜 28・・・テーパー部 31・・・チャンネルストッパー領域 30・・・高濃度不純物領域
装置の製造方法の一例を説明するためのそれぞれ工程断
面図、第2図a〜第2図fは本願の第2の発明にかかる
半導体装置の製造方法の一例を説明するためのそれぞれ
工程断面図、第3図a〜第3図Cは従来のポリシリコン
層を用いて選択酸化する方法の問題点を説明するための
それぞれ工程断面図である。 ■、21・・・シリコン基板 2.22・・・シリコン酸化膜 3.23・・・ポリシリコン層 4・・・シリコン酸化膜 5.24・・・シリコン窒化膜 6.27・・・除去部 7.29・・・フィールド酸化膜 28・・・テーパー部 31・・・チャンネルストッパー領域 30・・・高濃度不純物領域
Claims (2)
- (1)半導体領域を選択的に酸化する半導体装置の製造
方法において、 耐酸化マスクとして、第1の半導体酸化膜、半導体層、
第2の半導体酸化膜、半導体窒化膜を順次積層させたマ
スクを用いて選択的に酸化する工程と、 上記第2の半導体酸化膜及び選択的に形成した酸化膜に
対して選択的に上記半導体窒化膜を除去する工程とを具
備する半導体装置の製造方法。 - (2)半導体領域を選択的に酸化して素子分離領域を形
成する半導体、装置の製造方法において、半導体領域上
に半導体酸化膜と半導体層と半導体窒化膜とを順次積層
させて形成する工程と、選択的に上記半導体窒化膜をエ
ッチング除去する工程と、 その除去部の端部で上記半導体層をテーパー状に形成す
る工程と、 上記除去部に選択的にチャンネルストッパー領域となる
不純物をイオン注入し、上記テーパー部に対応する上記
半導体領域には、他部に比べて低濃度の不純物を導入す
る工程と、 選択酸化を行って素子分離領域を形成する工程とからな
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220209A JP2775765B2 (ja) | 1988-09-02 | 1988-09-02 | 半導体装置の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220209A JP2775765B2 (ja) | 1988-09-02 | 1988-09-02 | 半導体装置の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0268930A true JPH0268930A (ja) | 1990-03-08 |
| JP2775765B2 JP2775765B2 (ja) | 1998-07-16 |
Family
ID=16747598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63220209A Expired - Fee Related JP2775765B2 (ja) | 1988-09-02 | 1988-09-02 | 半導体装置の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2775765B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03145730A (ja) * | 1989-10-19 | 1991-06-20 | American Teleph & Telegr Co <Att> | 集積回路半導体デバイスの製造方法 |
| US5338750A (en) * | 1992-11-27 | 1994-08-16 | Industrial Technology Research Institute | Fabrication method to produce pit-free polysilicon buffer local oxidation isolation |
| JPH06291107A (ja) * | 1991-10-23 | 1994-10-18 | American Teleph & Telegr Co <Att> | 半導体集積回路の製造方法 |
| US5994203A (en) * | 1996-02-28 | 1999-11-30 | Micron Technology, Inc. | Process for stress reduction in silicon during field isolation |
| JP2007162288A (ja) * | 2005-12-13 | 2007-06-28 | Asahi Kasei Homes Kk | 増設梁及び床パネルの補強方法 |
| JP2012234988A (ja) * | 2011-05-02 | 2012-11-29 | Canon Inc | 半導体装置の製造方法およびcmosイメージセンサーの製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5397380A (en) * | 1977-02-07 | 1978-08-25 | Toshiba Corp | Manufacture of semiconductor device |
| JPS6266647A (ja) * | 1985-09-19 | 1987-03-26 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 酸化物分離領域の形成方法 |
-
1988
- 1988-09-02 JP JP63220209A patent/JP2775765B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5397380A (en) * | 1977-02-07 | 1978-08-25 | Toshiba Corp | Manufacture of semiconductor device |
| JPS6266647A (ja) * | 1985-09-19 | 1987-03-26 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 酸化物分離領域の形成方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03145730A (ja) * | 1989-10-19 | 1991-06-20 | American Teleph & Telegr Co <Att> | 集積回路半導体デバイスの製造方法 |
| JPH06291107A (ja) * | 1991-10-23 | 1994-10-18 | American Teleph & Telegr Co <Att> | 半導体集積回路の製造方法 |
| US5338750A (en) * | 1992-11-27 | 1994-08-16 | Industrial Technology Research Institute | Fabrication method to produce pit-free polysilicon buffer local oxidation isolation |
| US5994203A (en) * | 1996-02-28 | 1999-11-30 | Micron Technology, Inc. | Process for stress reduction in silicon during field isolation |
| JP2007162288A (ja) * | 2005-12-13 | 2007-06-28 | Asahi Kasei Homes Kk | 増設梁及び床パネルの補強方法 |
| JP2012234988A (ja) * | 2011-05-02 | 2012-11-29 | Canon Inc | 半導体装置の製造方法およびcmosイメージセンサーの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2775765B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0268930A (ja) | 半導体装置の製造法 | |
| JPS61141151A (ja) | Cmos回路の能動領域間を分離する絶縁層の形成方法と製造方法 | |
| JPS63257231A (ja) | 半導体装置の製造方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPH07307305A (ja) | 注入マスク上に低温酸化層を用いた、フィールド注入領域が下層をなすフィールド酸化層形成方法 | |
| JPH0763072B2 (ja) | 半導体デバイスの分離方法 | |
| US5668043A (en) | Method for forming isolated regions in a semiconductor device | |
| JPH03142856A (ja) | 半導体装置の製造方法 | |
| KR0167231B1 (ko) | 반도체장치의 격리방법 | |
| JPH027558A (ja) | 半導体装置およびその製造方法 | |
| JPS6037614B2 (ja) | 半導体装置の製造方法 | |
| KR100287916B1 (ko) | 반도체 소자 격리막 제조방법 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JPS6017929A (ja) | 半導体装置の製造方法 | |
| JPS63280437A (ja) | 半導体装置の素子分離領域の形成方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPS62248236A (ja) | 半導体装置の製造方法 | |
| JPS6328067A (ja) | 半導体装置の製造方法 | |
| JPH021975A (ja) | マスタースライス型半導体装置 | |
| JPS62130523A (ja) | 半導体装置の製造方法 | |
| JPH03181136A (ja) | 半導体装置の製造方法 | |
| JPS59124143A (ja) | 半導体集積回路の製造方法 | |
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| JPS58175843A (ja) | 半導体集積回路の製造方法 | |
| JPS58180062A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |