JPH0328074B2 - - Google Patents
Info
- Publication number
- JPH0328074B2 JPH0328074B2 JP61067362A JP6736286A JPH0328074B2 JP H0328074 B2 JPH0328074 B2 JP H0328074B2 JP 61067362 A JP61067362 A JP 61067362A JP 6736286 A JP6736286 A JP 6736286A JP H0328074 B2 JPH0328074 B2 JP H0328074B2
- Authority
- JP
- Japan
- Prior art keywords
- superconductor
- superconductor electrode
- electrode
- resist mask
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はトンネル型ジヨセフソン素子の製法に
関し、さらに詳しくは集積回路に適した微小なト
ンネル型ジヨセフソン素子の製法に関する。
関し、さらに詳しくは集積回路に適した微小なト
ンネル型ジヨセフソン素子の製法に関する。
（従来の技術）
代表的な従来例として、エイツチ・クローガー
（H.Kroger）らによつて1981年８月にアプライ
ド・フイジツクス・レターズ（Applied Physics
Letters）の第39巻第３号280〜282頁で発表され
た論文で提案されている方法がある。この方法を
第２図ａ〜ｃの断面図を用いて工程順に説明す
る。第２図ａに示すように、基板２１上にニオブ
Nbでなる第１の超伝導体電極２２、トンネル障
壁層２３、Nbでなる第２の超伝導体電極２４の
３層膜を連続形成する。第１の超伝導体電極２２
および第２の超伝導体電極２４は直流マグネトロ
ンスパツタ法で被着する。トンネル障壁層２３は
シリコン−水素（Si−Ｈ）合金を被着し、熱酸化
して形成する。上記３層膜２２，２３，２４をパ
ターニングして下部配線を形成した後、第２図ｂ
に示すように第２の超伝導体電極２４上の接合部
となる場所にホトレジストでエツチングマスク２
５を形成し、引続き第１および第２の超伝導体電
極２２，２４をアノードとしての第２の超伝導体
電極２４の露出部分をトンネル障壁層まで陽極酸
化し絶縁体層２６を形成する。エツチングマスク
２５を除去した後、第２の超伝導体電極２４の露
出表面をスパツタクリーニングし、第１および第
２の超伝導体電極２２，２４の場合と同様な成膜
法で第３の超伝導体電極２７を被着し、引続き加
工すると第２図ｃに示すようなジヨセフソン素子
が得られる。
（H.Kroger）らによつて1981年８月にアプライ
ド・フイジツクス・レターズ（Applied Physics
Letters）の第39巻第３号280〜282頁で発表され
た論文で提案されている方法がある。この方法を
第２図ａ〜ｃの断面図を用いて工程順に説明す
る。第２図ａに示すように、基板２１上にニオブ
Nbでなる第１の超伝導体電極２２、トンネル障
壁層２３、Nbでなる第２の超伝導体電極２４の
３層膜を連続形成する。第１の超伝導体電極２２
および第２の超伝導体電極２４は直流マグネトロ
ンスパツタ法で被着する。トンネル障壁層２３は
シリコン−水素（Si−Ｈ）合金を被着し、熱酸化
して形成する。上記３層膜２２，２３，２４をパ
ターニングして下部配線を形成した後、第２図ｂ
に示すように第２の超伝導体電極２４上の接合部
となる場所にホトレジストでエツチングマスク２
５を形成し、引続き第１および第２の超伝導体電
極２２，２４をアノードとしての第２の超伝導体
電極２４の露出部分をトンネル障壁層まで陽極酸
化し絶縁体層２６を形成する。エツチングマスク
２５を除去した後、第２の超伝導体電極２４の露
出表面をスパツタクリーニングし、第１および第
２の超伝導体電極２２，２４の場合と同様な成膜
法で第３の超伝導体電極２７を被着し、引続き加
工すると第２図ｃに示すようなジヨセフソン素子
が得られる。
（発明が解決しようとする問題点）
この方法では、第２図ｂに示した陽極酸化の工
程で、酸化は時間とともに等方的に進行するため
エツチングマスク２５下部の第２の超伝導体電極
２４まで一部酸化される。しかもエツチングマス
ク２５下部への酸化層の浸入幅をサブミクロンオ
ーダーで制御するのは容易ではない。従つて、１
〜2μｍ程度の微小接合寸法のジヨセフソン素子
を数多く配した集積回路を作製する場合には、目
標とするジヨセフソン素子の臨界電流値が得られ
ないという問題や、この値のウエーハ内での均一
性が不充分であるという問題を生じる。
程で、酸化は時間とともに等方的に進行するため
エツチングマスク２５下部の第２の超伝導体電極
２４まで一部酸化される。しかもエツチングマス
ク２５下部への酸化層の浸入幅をサブミクロンオ
ーダーで制御するのは容易ではない。従つて、１
〜2μｍ程度の微小接合寸法のジヨセフソン素子
を数多く配した集積回路を作製する場合には、目
標とするジヨセフソン素子の臨界電流値が得られ
ないという問題や、この値のウエーハ内での均一
性が不充分であるという問題を生じる。
本発明の目的は、このような従来の欠点を取り
除いたトンネル型ジヨセフソン素子の製法を提供
することにある。
除いたトンネル型ジヨセフソン素子の製法を提供
することにある。
（問題点を解決するための手段）
本発明によれば、基板上に第１の超伝導体電
極、トンネル障壁層、第２の超伝導体電極を連続
形成する工程、前記第２の超伝導体電極上の接合
部となる箇所にレジストマスクを形成し、前記第
２の超伝導体電極と前記トンネル障壁層をドライ
エツチング除去する工程、熱処理により前記レジ
ストマスクの接触角を減少させる工程、前記レジ
ストマスクを残したまま第１の絶縁体層を被着す
る工程、前記第１の絶縁体層をドライエツチング
して接合部の側壁を選択的に前記第１の絶縁体層
で被覆する工程、前記第１の超伝導体電極の露出
表面を陽極酸化して第２の絶縁体層を形成する工
程、前記レジストマスクを除去した後、前記第２
超伝導体電極と電気的に接触するように第３の超
伝導体電極を形成する工程を含むことを特徴とす
るトンネル型ジヨセフソン素子の製法が得られ
る。
極、トンネル障壁層、第２の超伝導体電極を連続
形成する工程、前記第２の超伝導体電極上の接合
部となる箇所にレジストマスクを形成し、前記第
２の超伝導体電極と前記トンネル障壁層をドライ
エツチング除去する工程、熱処理により前記レジ
ストマスクの接触角を減少させる工程、前記レジ
ストマスクを残したまま第１の絶縁体層を被着す
る工程、前記第１の絶縁体層をドライエツチング
して接合部の側壁を選択的に前記第１の絶縁体層
で被覆する工程、前記第１の超伝導体電極の露出
表面を陽極酸化して第２の絶縁体層を形成する工
程、前記レジストマスクを除去した後、前記第２
超伝導体電極と電気的に接触するように第３の超
伝導体電極を形成する工程を含むことを特徴とす
るトンネル型ジヨセフソン素子の製法が得られ
る。
（作用）
本発明では、まず第２の超伝導体電極とトンネ
ル障壁層をドライエツチングして接合部の寸法を
規定し、次に接合部の側壁を第１の絶縁体層で被
覆保護した後、露出した第１の超伝導体電極を陽
極酸化して第１の超伝導体電極と第３の超伝導体
電極との間の電気絶縁のための第２の絶縁体層を
形成する。そのため、陽極酸化の際、従来例のよ
うに酸化が接合部まで及ぶという問題がない。そ
の結果、ドライエツチング技術で規定される高寸
法精度の微小接合を備え、この接合寸法の場所的
なばらつきの小さいジヨセフソン素子の製造が可
能となる。
ル障壁層をドライエツチングして接合部の寸法を
規定し、次に接合部の側壁を第１の絶縁体層で被
覆保護した後、露出した第１の超伝導体電極を陽
極酸化して第１の超伝導体電極と第３の超伝導体
電極との間の電気絶縁のための第２の絶縁体層を
形成する。そのため、陽極酸化の際、従来例のよ
うに酸化が接合部まで及ぶという問題がない。そ
の結果、ドライエツチング技術で規定される高寸
法精度の微小接合を備え、この接合寸法の場所的
なばらつきの小さいジヨセフソン素子の製造が可
能となる。
しかも、接合部側壁の被覆保護の際、接触角の
小さいレジストマスク上に第１の絶縁体層を被着
するため、この第１の絶縁体層のエツチング後、
レジストマスク側壁まで被覆されることがない。
そのため、レジストマスクを除去した後も接合部
周辺に突起がなく、平坦な上部配線を形成でき
る。
小さいレジストマスク上に第１の絶縁体層を被着
するため、この第１の絶縁体層のエツチング後、
レジストマスク側壁まで被覆されることがない。
そのため、レジストマスクを除去した後も接合部
周辺に突起がなく、平坦な上部配線を形成でき
る。
（実施例）
次に本発明を実施例第１図ａ〜ｇの断面図を参
照して説明する。
照して説明する。
まず、第１図ａに示すように基板１１上に第１
の超伝導体電極１２、トンネル障壁層１３、第２
の超伝導体電極１４から成る３層膜を形成する。
第１および第２の超伝導体電極１２，１４は、共
にスパツタ法や電子ビーム蒸着法により被着した
それぞれ膜厚300nｍ、150nｍのNb膜である。ト
ンネル障壁層１３は、スパツタ法が蒸着法により
被着した膜厚約5nｍのアルミニウムAl膜を純酸
素O2雰囲気中で熱酸化して形成する。
の超伝導体電極１２、トンネル障壁層１３、第２
の超伝導体電極１４から成る３層膜を形成する。
第１および第２の超伝導体電極１２，１４は、共
にスパツタ法や電子ビーム蒸着法により被着した
それぞれ膜厚300nｍ、150nｍのNb膜である。ト
ンネル障壁層１３は、スパツタ法が蒸着法により
被着した膜厚約5nｍのアルミニウムAl膜を純酸
素O2雰囲気中で熱酸化して形成する。
上記３層膜のパターニングは通常のフオトリソ
グラフイ工程を用いて、フロン12（CCl2F2）やフ
ロン13（CF4）をエツチングガスとする反応性ス
パツタエツチング法で行なう。
グラフイ工程を用いて、フロン12（CCl2F2）やフ
ロン13（CF4）をエツチングガスとする反応性ス
パツタエツチング法で行なう。
次に、第１図ｂに示すように第２の超伝導体電
極１４上の接合部となる箇所にレジストマスク１
５を形成した後、CCl2F2やCF4による反応性スパ
ツタエツチング法で第２の超伝導体電極１４とト
ンネル障壁層１３を順次除去して接合部を規定す
る。引続き、熱処理によりレジストマスク１５の
接触角を減少させると第１図ｃのようなレジスト
マスク１５形状が得られる。
極１４上の接合部となる箇所にレジストマスク１
５を形成した後、CCl2F2やCF4による反応性スパ
ツタエツチング法で第２の超伝導体電極１４とト
ンネル障壁層１３を順次除去して接合部を規定す
る。引続き、熱処理によりレジストマスク１５の
接触角を減少させると第１図ｃのようなレジスト
マスク１５形状が得られる。
熱処理温度範囲の下限はレジストパターンの変
形が始まる温度で、上限はレジストパターンのフ
ローが生じる直前の温度である。この温度範囲は
レジストの種類により異なるが、本実施例で用い
たAZ−1350J（米国シツプレーネ社製）では110〜
130℃である。
形が始まる温度で、上限はレジストパターンのフ
ローが生じる直前の温度である。この温度範囲は
レジストの種類により異なるが、本実施例で用い
たAZ−1350J（米国シツプレーネ社製）では110〜
130℃である。
次に、第１図ｄに示すように、レジストマスク
１５を残したままプラズマCVD法やスパツタ法
により試料全面に二酸化硅素（SiO2）を150nｍ
被着し、第１の絶縁体層１６を形成する。次に、
フロン23（CHF3）などを用いた反応性スパツタ
エツチング法やイオンビームエツチング法で第１
の絶縁体層１６を平担部の第１の超伝導体電極１
２表面が現われるまでエツチングする。これらの
異方性エツチング法では、エツチングは主に基板
面に対して垂直方向に進行するため、この方向に
第１の絶縁体層１６の初期膜厚の厚い接合部周辺
ではエツチング残りを生じ、第１図ｅに示すよう
に接合部の側壁を第１の絶縁体層１６で被覆した
構造が得られる。特に本実施例では、レジストマ
スク１５は接触角の小さい形状をもつため、レジ
ストマスク１５側壁まで第１の絶縁体層１６で被
覆されることがない。
１５を残したままプラズマCVD法やスパツタ法
により試料全面に二酸化硅素（SiO2）を150nｍ
被着し、第１の絶縁体層１６を形成する。次に、
フロン23（CHF3）などを用いた反応性スパツタ
エツチング法やイオンビームエツチング法で第１
の絶縁体層１６を平担部の第１の超伝導体電極１
２表面が現われるまでエツチングする。これらの
異方性エツチング法では、エツチングは主に基板
面に対して垂直方向に進行するため、この方向に
第１の絶縁体層１６の初期膜厚の厚い接合部周辺
ではエツチング残りを生じ、第１図ｅに示すよう
に接合部の側壁を第１の絶縁体層１６で被覆した
構造が得られる。特に本実施例では、レジストマ
スク１５は接触角の小さい形状をもつため、レジ
ストマスク１５側壁まで第１の絶縁体層１６で被
覆されることがない。
その後、五硼酸アンモニウムとエチレングリコ
ールの水溶液中で第１の超伝導体電極１２をアノ
ードとして第１の超伝導体電極１２の露出表面を
陽極酸化すると、第１図ｆに示すような酸化ニオ
ブ（Nb2O5）でなる第２の絶縁体層１７が形成さ
れる。Nb2O5の膜厚は陽極酸化電圧Ｖにより約
2nｍ／Ｖの関係で制御される。
ールの水溶液中で第１の超伝導体電極１２をアノ
ードとして第１の超伝導体電極１２の露出表面を
陽極酸化すると、第１図ｆに示すような酸化ニオ
ブ（Nb2O5）でなる第２の絶縁体層１７が形成さ
れる。Nb2O5の膜厚は陽極酸化電圧Ｖにより約
2nｍ／Ｖの関係で制御される。
本実施例では、Ｖ＝100（ｖ）で200nｍの
Nb2O5膜を成長させた。NbからNb2O5への体積
膨張は約2.6倍であるから、陽極酸化で消費され
た第１の超伝導体電極１２の膜厚は約80nｍであ
る。ここでは、陽極酸化のアノードとして第１の
超伝導体電極１２を用いたが、前もつて第１の超
伝導体電極１２の下部に電気的接触を保つて設け
た導体層を用いてもよい。最後に、エツチングマ
スク１５を除去した後、第２の超伝導体電極１４
表面にスパツタクリーニングし、第１図ｇに示す
ように第２の超伝導体電極１４のパターニングと
同様な方法で400nｍのNb膜でなる第３の超伝導
体電極１８を形成する。
Nb2O5膜を成長させた。NbからNb2O5への体積
膨張は約2.6倍であるから、陽極酸化で消費され
た第１の超伝導体電極１２の膜厚は約80nｍであ
る。ここでは、陽極酸化のアノードとして第１の
超伝導体電極１２を用いたが、前もつて第１の超
伝導体電極１２の下部に電気的接触を保つて設け
た導体層を用いてもよい。最後に、エツチングマ
スク１５を除去した後、第２の超伝導体電極１４
表面にスパツタクリーニングし、第１図ｇに示す
ように第２の超伝導体電極１４のパターニングと
同様な方法で400nｍのNb膜でなる第３の超伝導
体電極１８を形成する。
本実施例では、第１図ｆに示した陽極酸化の工
程で接合部の側壁が第１の絶縁体層１６で被覆保
護されているため、陽極酸化層が接合部まで進入
することがない。そのため、第１の超伝導体電極
１２と第２の超伝導体電極１４との間で電気絶縁
層に第１の超伝導体電極１２の陽極酸化膜を用い
ても、接合寸法は異方性ドライエツチング法で規
定されるため高寸法精度で場所なばらつきの小さ
いジヨセフソン素子が形成できる。
程で接合部の側壁が第１の絶縁体層１６で被覆保
護されているため、陽極酸化層が接合部まで進入
することがない。そのため、第１の超伝導体電極
１２と第２の超伝導体電極１４との間で電気絶縁
層に第１の超伝導体電極１２の陽極酸化膜を用い
ても、接合寸法は異方性ドライエツチング法で規
定されるため高寸法精度で場所なばらつきの小さ
いジヨセフソン素子が形成できる。
本実施例では、第１、第２、第３の超伝導体電
極として共にNb膜を用いたが、第１の超伝導体
電極には陽極酸化が可能な窒化ニオブ（NbN）
などのNb化合物を、第２、第３の超伝導体電極
には各種の超伝導体材料を用いることができる。
トンネル障壁層にはAl酸化膜以外に他の金属酸
化膜、半導体膜、絶縁体膜なども適用できる。ま
た、第１の絶縁体層にはSiO2膜以外に他の絶縁
体層を用いても何ら問題はない。
極として共にNb膜を用いたが、第１の超伝導体
電極には陽極酸化が可能な窒化ニオブ（NbN）
などのNb化合物を、第２、第３の超伝導体電極
には各種の超伝導体材料を用いることができる。
トンネル障壁層にはAl酸化膜以外に他の金属酸
化膜、半導体膜、絶縁体膜なども適用できる。ま
た、第１の絶縁体層にはSiO2膜以外に他の絶縁
体層を用いても何ら問題はない。
（効果）
以上説明したように本発明によれば、第１の超
伝導体電極と第２の超伝導体電極との間の電気絶
縁層に第１の超伝導体電極の陽極酸化膜を用いて
も、接合寸法は異方性ドライエツチング法で規定
されるため高寸法精度で場所的なばらつきの小さ
いジヨセフソン素子が形成できる。しかも、接合
部側壁の被覆の際、接触角の小さいレジストマス
クを用いることで、レジストマスクを除去した後
も接合部周辺に突起がなく平担な上部配線が形成
できる。
伝導体電極と第２の超伝導体電極との間の電気絶
縁層に第１の超伝導体電極の陽極酸化膜を用いて
も、接合寸法は異方性ドライエツチング法で規定
されるため高寸法精度で場所的なばらつきの小さ
いジヨセフソン素子が形成できる。しかも、接合
部側壁の被覆の際、接触角の小さいレジストマス
クを用いることで、レジストマスクを除去した後
も接合部周辺に突起がなく平担な上部配線が形成
できる。
第１図ａ〜ｇは本発明のトンネル型ジヨセフソ
ン素子の製法を工程順に示す断面図、第２図ａ〜
ｃは従来のトンネル型ジヨセフソン素子の製造方
法を工程に示す断面図である。 図において、１１，２１は基板、１２，２２の
第１の超伝導体電極、１３，２３はトンネル障壁
層、１４，２４の第２の超伝導体電極、１５，２
５はレジストマスク、１６，２６は第１の絶縁体
層または絶縁体層、１７は第２の絶縁体層、１
８，２７は第３の超伝導体電極である。
ン素子の製法を工程順に示す断面図、第２図ａ〜
ｃは従来のトンネル型ジヨセフソン素子の製造方
法を工程に示す断面図である。 図において、１１，２１は基板、１２，２２の
第１の超伝導体電極、１３，２３はトンネル障壁
層、１４，２４の第２の超伝導体電極、１５，２
５はレジストマスク、１６，２６は第１の絶縁体
層または絶縁体層、１７は第２の絶縁体層、１
８，２７は第３の超伝導体電極である。
Claims (1)
- １ 基板上に第１の超伝導体電極、トンネル障壁
層、第２の超伝導体電極を連続形成する工程、前
記第２の超伝導体電極上の接合部となる箇所にレ
ジストマスクを形成し、前記第２の超伝導体電極
と前記トンネル障壁層をドライエツチング除去す
る工程、熱処理により前記レジストマスクの接触
角を減少させる工程、前記レジストマスクを残し
たまま第１の絶縁体層を被着する工程、前記第１
の絶縁体層をドライエツチングして接合部の側壁
を選択的に前記第１の絶縁体層で被覆する工程、
前記第１の超伝導体電極の露出表面を陽極酸化し
て第２の絶縁体層を形成する工程、前記レジスト
マスクを除去した後、前記第２の超伝導体電極と
電気的に接触するように第３の超伝導体電極を形
成する工程を含むことを特徴とするトンネル型ジ
ヨセフソン素子の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61067362A JPS62224989A (ja) | 1986-03-27 | 1986-03-27 | トンネル型ジヨセフソン素子の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61067362A JPS62224989A (ja) | 1986-03-27 | 1986-03-27 | トンネル型ジヨセフソン素子の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62224989A JPS62224989A (ja) | 1987-10-02 |
| JPH0328074B2 true JPH0328074B2 (ja) | 1991-04-17 |
Family
ID=13342827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61067362A Granted JPS62224989A (ja) | 1986-03-27 | 1986-03-27 | トンネル型ジヨセフソン素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62224989A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60208873A (ja) * | 1984-04-03 | 1985-10-21 | Nec Corp | ジヨセフソン接合素子の製造方法 |
-
1986
- 1986-03-27 JP JP61067362A patent/JPS62224989A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62224989A (ja) | 1987-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4455568A (en) | Insulation process for integrated circuits | |
| US4333965A (en) | Method of making integrated circuits | |
| US4548834A (en) | Method of producing a Josephson tunnel barrier | |
| EP0476844A1 (en) | Method for fabricating Josephson tunnel junctions with accurate junction area control | |
| CN114497344B (zh) | 深亚微米约瑟夫森隧道结及其制备方法 | |
| JPH0328074B2 (ja) | ||
| JPH0334237B2 (ja) | ||
| JPH0328075B2 (ja) | ||
| JPH0511432B2 (ja) | ||
| JPS60208873A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0114701B2 (ja) | ||
| JPH0222818A (ja) | 半導体装置の製造方法 | |
| JPH0748494B2 (ja) | 半導体装置の製造方法 | |
| JPH0234195B2 (ja) | ||
| JPS61144892A (ja) | シヨセフソン集積回路の製造方法 | |
| JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
| JPH0828538B2 (ja) | 超電導薄膜パタンの形成方法 | |
| JPH0481876B2 (ja) | ||
| JPS6149437A (ja) | 半導体装置 | |
| JPS60208874A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH06181322A (ja) | 誘電体ベーストランジスタ及びその製造方法 | |
| JPS6167975A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0523510B2 (ja) | ||
| JPH04239782A (ja) | ジョセフソンデバイスの製造方法 | |
| JPS60210887A (ja) | ジヨセフソン接合素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |