JPH0328083B2 - - Google Patents
Info
- Publication number
- JPH0328083B2 JPH0328083B2 JP61260279A JP26027986A JPH0328083B2 JP H0328083 B2 JPH0328083 B2 JP H0328083B2 JP 61260279 A JP61260279 A JP 61260279A JP 26027986 A JP26027986 A JP 26027986A JP H0328083 B2 JPH0328083 B2 JP H0328083B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- frequency
- written
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplitude Modulation (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は予めメモリに書き込まれた低周波信号
に基づいて高周波信号を変調して所望の側帯波に
よる高周波信号を得る手段を有する周波数シンセ
サイザに関する。
に基づいて高周波信号を変調して所望の側帯波に
よる高周波信号を得る手段を有する周波数シンセ
サイザに関する。
（従来の技術）
MRI装置（磁気共鳴撮像装置）は静磁場に線
形の磁場勾配を重畳させて、位置によつて異なる
強さの磁場を与え、磁場の強さによつて変化する
システムのラーモア周波数である共鳴周波数を変
化させて異なる位置の断層像を得ている。従つて
周波数が異なる多くの高周波信号が必要であり、
周波数シンセサイザを用いて高周波電源としてい
る。
形の磁場勾配を重畳させて、位置によつて異なる
強さの磁場を与え、磁場の強さによつて変化する
システムのラーモア周波数である共鳴周波数を変
化させて異なる位置の断層像を得ている。従つて
周波数が異なる多くの高周波信号が必要であり、
周波数シンセサイザを用いて高周波電源としてい
る。
MRI装置で用いられる周波数シンセサイザに
は次のような仕様が要求されている。
は次のような仕様が要求されている。
(1) 周波数を安定に、且つある幅で可変にして発
振させる。
振させる。
(2) 励起信号とするため振幅変調が行える。
(3) 時間的に発振している信号の相対位相の制御
が行える。
が行える。
上記のような要求条件を満たす装置として、第
６図に示す周波数シンセサイザがある。図におい
て、１は被検体に高周波磁場を印加するための送
信用の周波数シンセサイザで、高周波信号の中心
周波数を出力しており、90゜移相器２においてsin
ωtとcos ωtとに分離される。３は低周波のＡ
（ｔ）sin ptの波形をデイジタル信号の形で記憶
している波形メモリ(A)、４は同じく低周波のＡ
（ｔ）cos ptの波形をデイジタル信号の形で記憶
している波形メモリ(B)で、波形メモリ(A)３の出力
のＡ（ｔ）sin ptはDA変換器５において、波形メ
モリ(B)４の出力のＡ（ｔ）cos ptはDA変換器６
において、それぞれアナログ信号に変換される。
前記90゜移相器２の出力のsin ωtはDA変換器５の
出力のＡ（ｔ）sin ptにより乗算器７において変
調され、同様に90゜移相器２の出力のcos ωtはDA
変換器６の出力のＡ（ｔ）cos ptにより乗算器８
において変調される。乗算器７と乗算器８の出力
は加算器９で加算され次式に示すような下側帯波
（LSB）信号を出力する。
６図に示す周波数シンセサイザがある。図におい
て、１は被検体に高周波磁場を印加するための送
信用の周波数シンセサイザで、高周波信号の中心
周波数を出力しており、90゜移相器２においてsin
ωtとcos ωtとに分離される。３は低周波のＡ
（ｔ）sin ptの波形をデイジタル信号の形で記憶
している波形メモリ(A)、４は同じく低周波のＡ
（ｔ）cos ptの波形をデイジタル信号の形で記憶
している波形メモリ(B)で、波形メモリ(A)３の出力
のＡ（ｔ）sin ptはDA変換器５において、波形メ
モリ(B)４の出力のＡ（ｔ）cos ptはDA変換器６
において、それぞれアナログ信号に変換される。
前記90゜移相器２の出力のsin ωtはDA変換器５の
出力のＡ（ｔ）sin ptにより乗算器７において変
調され、同様に90゜移相器２の出力のcos ωtはDA
変換器６の出力のＡ（ｔ）cos ptにより乗算器８
において変調される。乗算器７と乗算器８の出力
は加算器９で加算され次式に示すような下側帯波
（LSB）信号を出力する。
sin ωt・Ａ（ｔ）sin pt＋cos ωt・Ａ（ｔ）
cos pt＝Ａ（ｔ）cos（ω−ｐ）ｔ
MRI装置では多くの周波数の異なる高周波信
号を必要とするため、RAMである波形メモリ(A)
３と波形メモリ(B)４には、MRI装置でスキヤン
する度に上位制御部（図示せず）から毎回異なる
Ａ（ｔ）sin pt及びＡ（ｔ）cos ptという波形がダ
ウンロードされる。
号を必要とするため、RAMである波形メモリ(A)
３と波形メモリ(B)４には、MRI装置でスキヤン
する度に上位制御部（図示せず）から毎回異なる
Ａ（ｔ）sin pt及びＡ（ｔ）cos ptという波形がダ
ウンロードされる。
（発明が解決しようとする問題点）
しかしながら、前記の装置はMRIの送信時に
のみ使う設計になつている。送信時は90゜パルス
又は180゜パルスのような限られた長さのパルスの
送信を行えばよいので、波形メモリ(A)３、波形メ
モリ(B)４にはその要求に適合した長さの波形をス
キヤン毎にCPUからダウンロードしている。こ
のため、長時間の信号を必要とする受信時には用
いることができない。そのために受信時の信号復
調に用いる周波数シンセサイザには別に高価な購
入品を組み込んで用いており不経済であつた。
のみ使う設計になつている。送信時は90゜パルス
又は180゜パルスのような限られた長さのパルスの
送信を行えばよいので、波形メモリ(A)３、波形メ
モリ(B)４にはその要求に適合した長さの波形をス
キヤン毎にCPUからダウンロードしている。こ
のため、長時間の信号を必要とする受信時には用
いることができない。そのために受信時の信号復
調に用いる周波数シンセサイザには別に高価な購
入品を組み込んで用いており不経済であつた。
本発明は上記の点に鑑みてなされたもので、そ
の目的は、MRIの受信時にも、独立した高価な
周波数シンセサイザを用いることなく、波形メモ
リの信号を利用して受信時の復調用の高周波電源
として用いることのできる周波数シンセサイザを
実現することにある。
の目的は、MRIの受信時にも、独立した高価な
周波数シンセサイザを用いることなく、波形メモ
リの信号を利用して受信時の復調用の高周波電源
として用いることのできる周波数シンセサイザを
実現することにある。
（問題点を解決するための手段）
前記の問題点を解決する本発明は、メモリに書
き込まれた低周波信号により高周波信号を変調し
て所望の側帯波による高周波信号を得る手段を有
する周波数シンセサイザにおいて、 予め必要な周波数の低周波信号の各周波数の最
小限の量の波形データが書き込まれたメモリと、 外部から与えられる周波数設定信号により読み
出しアドレスを発生してメモリから波形データを
読み出す波形データ読み出し手段と、 メモリに書き込まれた各周波数の波形データの
量に対応して読み出しアドレスの繰り返しタイミ
ングを示すアドレスリターンマークが予め書き込
まれたアドレスリターンマークメモリと、 アドレスリターンマークメモリに書き込まれた
アドレスリターンマークに基づいて読み出しアド
レスの繰り返しを指示するアドレスリターン指令
を波形データ読み出し手段に与えるアドレスリタ
ーン指令発生手段とを備えたことを特徴とするも
のである。
き込まれた低周波信号により高周波信号を変調し
て所望の側帯波による高周波信号を得る手段を有
する周波数シンセサイザにおいて、 予め必要な周波数の低周波信号の各周波数の最
小限の量の波形データが書き込まれたメモリと、 外部から与えられる周波数設定信号により読み
出しアドレスを発生してメモリから波形データを
読み出す波形データ読み出し手段と、 メモリに書き込まれた各周波数の波形データの
量に対応して読み出しアドレスの繰り返しタイミ
ングを示すアドレスリターンマークが予め書き込
まれたアドレスリターンマークメモリと、 アドレスリターンマークメモリに書き込まれた
アドレスリターンマークに基づいて読み出しアド
レスの繰り返しを指示するアドレスリターン指令
を波形データ読み出し手段に与えるアドレスリタ
ーン指令発生手段とを備えたことを特徴とするも
のである。
（作用）
周波数設定信号によりメモリに書き込まれてい
る波形の周波数に対応したスタートアドレスを出
力してメモリの波形データを読み出し手段により
前記スタートアドレスの位置から読み出す。周波
数により決まる波形データのアドレス長の終端に
おいて、アドレスリターンマークメモリに書き込
まれたアドレスリターンマークによりアドレスリ
ターン指令を発生し、メモリの波形データの読み
出し位置をスタートアドレスの位置に戻して読み
出しを継続させ、連続した低周波波形を出力し、
高周波信号を変調して側帯波信号を出力する。
る波形の周波数に対応したスタートアドレスを出
力してメモリの波形データを読み出し手段により
前記スタートアドレスの位置から読み出す。周波
数により決まる波形データのアドレス長の終端に
おいて、アドレスリターンマークメモリに書き込
まれたアドレスリターンマークによりアドレスリ
ターン指令を発生し、メモリの波形データの読み
出し位置をスタートアドレスの位置に戻して読み
出しを継続させ、連続した低周波波形を出力し、
高周波信号を変調して側帯波信号を出力する。
（実施例）
以下、図面を参照して本発明の実施例を詳細に
説明する。
説明する。
第１図は本発明の一実施例の構成ブロツク図で
ある。図において、第６図と同じ部分には同じ符
号を付してある。１１は必要な送信周波数の値を
周波数設定信号により書き込まれるレジスタ(A)、
１２はレジスタ(A)の周波数設定信号によりメモリ
(A)１３にテーブル参照信号を出すμPU（マイクロ
プロセツサユニツト）で、メモリ(A)１３は後述の
波形メモリに書き込まれている各周波数のスター
トアドレスを周波数に対応して書き込まれたプロ
グラムテーブルである。１４はメモリ(A)で発生し
たスタートアドレスを書き込むレジスタ(B)で、同
時にアドレスコントローラ１５に割り込みを発生
する。アドレスコントローラ１５は18ビツトの内
部カウンタを有していて、スタートアドレスを設
定する。１６は低周波のsin ptの波形を200Hzか
ら200Hz毎に40KHzまで書き込まれているメモリ
(B)、１７は低周波のcos ptの波形を200Hzから200
Hz毎に40KHzまで書き込まれているメモリ(C)、１
８はメモリ(B)１６、メモリ(C)１７に書き込まれて
いるアドレスリターンマークメモリ（以下単にメ
モリ(D)という）である。メモリ(D)１８の出力はマ
ルチプレクサ１９で選択されてリターンマークを
出力し、アドレスコントローラ１５にリターンマ
ークを入力する。２０と２１はメモリ(B)１６の出
力のsin ptとメモリ(C)の出力のcos ptをDA変換
器５とDA変換器６の何れに入力させるかを決定
するデータセレクタ、２２は加算器９の出力の
SSBを振幅変調するための信号源で、乗算器２３
においてSSB信号を振幅変調してMRI装置にRF
信号を供給する。
ある。図において、第６図と同じ部分には同じ符
号を付してある。１１は必要な送信周波数の値を
周波数設定信号により書き込まれるレジスタ(A)、
１２はレジスタ(A)の周波数設定信号によりメモリ
(A)１３にテーブル参照信号を出すμPU（マイクロ
プロセツサユニツト）で、メモリ(A)１３は後述の
波形メモリに書き込まれている各周波数のスター
トアドレスを周波数に対応して書き込まれたプロ
グラムテーブルである。１４はメモリ(A)で発生し
たスタートアドレスを書き込むレジスタ(B)で、同
時にアドレスコントローラ１５に割り込みを発生
する。アドレスコントローラ１５は18ビツトの内
部カウンタを有していて、スタートアドレスを設
定する。１６は低周波のsin ptの波形を200Hzか
ら200Hz毎に40KHzまで書き込まれているメモリ
(B)、１７は低周波のcos ptの波形を200Hzから200
Hz毎に40KHzまで書き込まれているメモリ(C)、１
８はメモリ(B)１６、メモリ(C)１７に書き込まれて
いるアドレスリターンマークメモリ（以下単にメ
モリ(D)という）である。メモリ(D)１８の出力はマ
ルチプレクサ１９で選択されてリターンマークを
出力し、アドレスコントローラ１５にリターンマ
ークを入力する。２０と２１はメモリ(B)１６の出
力のsin ptとメモリ(C)の出力のcos ptをDA変換
器５とDA変換器６の何れに入力させるかを決定
するデータセレクタ、２２は加算器９の出力の
SSBを振幅変調するための信号源で、乗算器２３
においてSSB信号を振幅変調してMRI装置にRF
信号を供給する。
次に上記のように構成された実施例の動作を説
明する。先ずこの回路の目的及び原理を説明す
る。本実施例による周波数シンセサイザは一例と
して次の要求条件で構成されているものとする。
即ち、出力周波数ω0±40kHz（但しω0は中心高周
波周波数）、周波数間隔200Hz、メモリ(B)１６、メ
モリ(C)１７の読み出し間隔は2.5μsである。受信
用シンセサイザとしても用いるため比較的長時
間、出力を継続させる必要があり、又、メモリの
量を節約するため、各周波数（200Hz毎40kHzま
で200種類）の書き込まれた波形データは各周波
数の波形の繰返し点のある１つ手前までとしてい
る。その後は同じ波形を繰返すことによつて連続
波を出力する。
明する。先ずこの回路の目的及び原理を説明す
る。本実施例による周波数シンセサイザは一例と
して次の要求条件で構成されているものとする。
即ち、出力周波数ω0±40kHz（但しω0は中心高周
波周波数）、周波数間隔200Hz、メモリ(B)１６、メ
モリ(C)１７の読み出し間隔は2.5μsである。受信
用シンセサイザとしても用いるため比較的長時
間、出力を継続させる必要があり、又、メモリの
量を節約するため、各周波数（200Hz毎40kHzま
で200種類）の書き込まれた波形データは各周波
数の波形の繰返し点のある１つ手前までとしてい
る。その後は同じ波形を繰返すことによつて連続
波を出力する。
メモリ(B)１６に書き込んである波形データの構
成は以下に説明する通りで、200Hzのステツプで
最大40kHzの低周波信号を記録し、読み出しは
2.5μs毎に行うものである。波形データは繰返し
点に来るまでそのデータを用意しておく必要があ
り、その各周波数毎のデータ数（アドレス長）は
第２図のようになる。図において、低周波信号が
200Hzのときは周期は5ms、クロツクが2.5μsなの
で繰返し点は最小公倍数の5msとなり、アドレス
長は5ms／2.5μs＝2000となる。このようにして
アドレス長が求められる。従つて図に示すよう
に、例えば200Hz，400Hz，40kHzは１周期分、
600Hzは３周期分、39.8kHzは199周期分のデータ
を書き込んである。各データの分解能は８ビツ
ト、アドレスは18ビツトを用いている。
成は以下に説明する通りで、200Hzのステツプで
最大40kHzの低周波信号を記録し、読み出しは
2.5μs毎に行うものである。波形データは繰返し
点に来るまでそのデータを用意しておく必要があ
り、その各周波数毎のデータ数（アドレス長）は
第２図のようになる。図において、低周波信号が
200Hzのときは周期は5ms、クロツクが2.5μsなの
で繰返し点は最小公倍数の5msとなり、アドレス
長は5ms／2.5μs＝2000となる。このようにして
アドレス長が求められる。従つて図に示すよう
に、例えば200Hz，400Hz，40kHzは１周期分、
600Hzは３周期分、39.8kHzは199周期分のデータ
を書き込んである。各データの分解能は８ビツ
ト、アドレスは18ビツトを用いている。
８ビツトの深さ（分解能）のデータはsin、cos
の関数で第３図に示す通りである。メモリに書か
れているデータは最上位ビツトを極性表示として
“＋”を１、“−”を０としてあり、従つてデータ
は７ビツトで表わし、−128〜＋127に量子化した
数字である。このデータは次式で求められる。
の関数で第３図に示す通りである。メモリに書か
れているデータは最上位ビツトを極性表示として
“＋”を１、“−”を０としてあり、従つてデータ
は７ビツトで表わし、−128〜＋127に量子化した
数字である。このデータは次式で求められる。
sin［（360゜×繰返し周期／信号周期）
×｛（読み出しアドレス−スタートアドレス）
／アドレス長｝］
このように或る一定長のデータの読み出しで低
周波信号が得られるが、これを必要な長さだけ繰
返す必要がある。そのため各周波数のスタートア
ドレスからアドレス長を加えたアドレスの位置の
１つ前にリターンマークを設けてリターンマーク
以後はスタートアドレスから繰返して波形を続け
るようになつている。例えば第３図において、
200Hzの場合はスタートアドレスは０、リターン
マークは1999，400Hzの場合はスタートアドレス
は2000、リターンマークは2999において発生す
る。アドレスリターンマークは１ビツトのデータ
で表わせばよいので、メモリの量を倹約するため
次のような手段を講じている。第４図イはメモリ
(D)１８のアドレスリターンマークの書き込まれて
いる位置を示した図で、ロはマルチプレクサ１９
の接続図である。アドレスリターンマークに用い
るメモリ(D)１８はメモリ(B)１６、メモリ(C)１７と
同じ８ビツトのものを用いる。メモリのデータの
深さは８ビツトなのでイ図に示すようにアドレス
の下位の３ビツトをデータの深さの８ビツトの各
位置に割当て、残りの15ビツトと併せてアドレス
とし、15ビツトでデータの更新をする。即ち０か
ら７まで進んだとき15ビツトの１が進み、イ図の
横軸の８つのデータはロ図のマルチプレクサ１９
のD0〜D8の８本のデータ線へ入力する。マルチ
プレクサ１９はスイツチで８つのD0〜D8の入力
端子と１つの出力端子を有し、下位３ビツトの入
力で逐次スイツチングして、入力端子にアドレス
リターンマークが入力しているとき出力端子にア
ドレスリターン指令を出力する。
周波信号が得られるが、これを必要な長さだけ繰
返す必要がある。そのため各周波数のスタートア
ドレスからアドレス長を加えたアドレスの位置の
１つ前にリターンマークを設けてリターンマーク
以後はスタートアドレスから繰返して波形を続け
るようになつている。例えば第３図において、
200Hzの場合はスタートアドレスは０、リターン
マークは1999，400Hzの場合はスタートアドレス
は2000、リターンマークは2999において発生す
る。アドレスリターンマークは１ビツトのデータ
で表わせばよいので、メモリの量を倹約するため
次のような手段を講じている。第４図イはメモリ
(D)１８のアドレスリターンマークの書き込まれて
いる位置を示した図で、ロはマルチプレクサ１９
の接続図である。アドレスリターンマークに用い
るメモリ(D)１８はメモリ(B)１６、メモリ(C)１７と
同じ８ビツトのものを用いる。メモリのデータの
深さは８ビツトなのでイ図に示すようにアドレス
の下位の３ビツトをデータの深さの８ビツトの各
位置に割当て、残りの15ビツトと併せてアドレス
とし、15ビツトでデータの更新をする。即ち０か
ら７まで進んだとき15ビツトの１が進み、イ図の
横軸の８つのデータはロ図のマルチプレクサ１９
のD0〜D8の８本のデータ線へ入力する。マルチ
プレクサ１９はスイツチで８つのD0〜D8の入力
端子と１つの出力端子を有し、下位３ビツトの入
力で逐次スイツチングして、入力端子にアドレス
リターンマークが入力しているとき出力端子にア
ドレスリターン指令を出力する。
以上のように構成されたメモリ(B)１６、メモリ
(C)１７、メモリ(D)１８を有している本実施例の動
作を説明する。外部からの入力により周波数設定
信号がレジスタ(A)１１に書き込まれる。同時に
μPC１２に割込みが生じる。この割込みは既に書
き込まれている周波数設定信号と同一の設定信号
に対しても生じ、発生する周波数信号の位相の初
期化を行う。割込みを受けたμPC１２はその設定
信号の周波数をメモリ(A)１３のプログラムテーブ
ルを参照してその周波数に決められたスタートア
ドレスをレジスタ(B)１４へ書き込む。同時にアド
レスコントローラ１５に割込みを発生する。
(C)１７、メモリ(D)１８を有している本実施例の動
作を説明する。外部からの入力により周波数設定
信号がレジスタ(A)１１に書き込まれる。同時に
μPC１２に割込みが生じる。この割込みは既に書
き込まれている周波数設定信号と同一の設定信号
に対しても生じ、発生する周波数信号の位相の初
期化を行う。割込みを受けたμPC１２はその設定
信号の周波数をメモリ(A)１３のプログラムテーブ
ルを参照してその周波数に決められたスタートア
ドレスをレジスタ(B)１４へ書き込む。同時にアド
レスコントローラ１５に割込みを発生する。
アドレスコントローラ１５はレジスタ(B)１４か
らのスタートアドレスを読み取つて内部カウンタ
に設定し、メモリ(B)１６、メモリ(C)１７、メモリ
(D)１８にアドレスとして出力する。メモリ(B)１６
には第３図のsinデータが書き込まれ、メモリ(C)
１７には第３図のcosデータが書き込まれている。
アドレスコントローラ１５の内部カウンタは一定
周期（2.5μs）で更新し始め2.5μsの周期の読み出
しクロツクを出力する。メモリ(B)１６とメモリ(C)
１７は前記の読み出しクロツクによつて格納され
た波形データをスタートアドレスの位置から読み
出されて出力する。既述のようにアドレスの下位
３ビツトはメモリ(D)１８の８ビツトデータライン
にカウントされたアドレスを逐次マルチプレクサ
１９でスイツチングし、上位15ビツトはメモリ(D)
１８のアドレスとして両者相俟つてリターンマー
クの検索を行う。リターンマークは波形データの
繰り返しが始まる１アドレス手前に設けてあり、
これを検出するとアドレスリターン指令信号とし
てアドレスコントローラ１５に入り、アドレスコ
ントローラ１５はメモリ(B)１６、メモリ(C)１７、
メモリ(D)１８のアドレスをすべてスタートアドレ
スに戻す。これを繰り返して同一メモリの同一波
形を読み出すことにより、連続した周波数波形を
得る。
らのスタートアドレスを読み取つて内部カウンタ
に設定し、メモリ(B)１６、メモリ(C)１７、メモリ
(D)１８にアドレスとして出力する。メモリ(B)１６
には第３図のsinデータが書き込まれ、メモリ(C)
１７には第３図のcosデータが書き込まれている。
アドレスコントローラ１５の内部カウンタは一定
周期（2.5μs）で更新し始め2.5μsの周期の読み出
しクロツクを出力する。メモリ(B)１６とメモリ(C)
１７は前記の読み出しクロツクによつて格納され
た波形データをスタートアドレスの位置から読み
出されて出力する。既述のようにアドレスの下位
３ビツトはメモリ(D)１８の８ビツトデータライン
にカウントされたアドレスを逐次マルチプレクサ
１９でスイツチングし、上位15ビツトはメモリ(D)
１８のアドレスとして両者相俟つてリターンマー
クの検索を行う。リターンマークは波形データの
繰り返しが始まる１アドレス手前に設けてあり、
これを検出するとアドレスリターン指令信号とし
てアドレスコントローラ１５に入り、アドレスコ
ントローラ１５はメモリ(B)１６、メモリ(C)１７、
メモリ(D)１８のアドレスをすべてスタートアドレ
スに戻す。これを繰り返して同一メモリの同一波
形を読み出すことにより、連続した周波数波形を
得る。
メモリ(B)１６、メモリ(C)１７にはアドレスの読
み出し周期で決まるサイクル数だけ周波数データ
を書き込んでおく。この状態をアナログで表示す
ると第５図に示す通りである。図においてアドレ
ス０〜2000が200Hzの波形、アドレス2000〜3000
が400Hzの波形、3000〜5000が600Hzの波形であ
る。このようにして合成された波形はメモリ(B)１
６からsin pt、メモリ(C)１７からcos ptとしてデ
ータセレクタ２０，２１に入力する。データセレ
クタ２０，２１は周波数設定信号に基づくμPU
１２からの信号によつてsin ptとcos ptの出力側
を決定し、その出力をDA変換器５，６に入力す
る。DA変換器５，６から加算器９に至る間の動
作は第６図と同じなので省略する。加算器９の出
力のSSB信号は乗算器２３において振幅変調信号
源２２からの信号Ａ（ｔ）よつて振幅変調され、
Ａ（ｔ）cos（ω0−ｐ）ｔ、又はＡ（ｔ）sin（ω0＋
ｐ）ｔとしてMRI装置に出力する。
み出し周期で決まるサイクル数だけ周波数データ
を書き込んでおく。この状態をアナログで表示す
ると第５図に示す通りである。図においてアドレ
ス０〜2000が200Hzの波形、アドレス2000〜3000
が400Hzの波形、3000〜5000が600Hzの波形であ
る。このようにして合成された波形はメモリ(B)１
６からsin pt、メモリ(C)１７からcos ptとしてデ
ータセレクタ２０，２１に入力する。データセレ
クタ２０，２１は周波数設定信号に基づくμPU
１２からの信号によつてsin ptとcos ptの出力側
を決定し、その出力をDA変換器５，６に入力す
る。DA変換器５，６から加算器９に至る間の動
作は第６図と同じなので省略する。加算器９の出
力のSSB信号は乗算器２３において振幅変調信号
源２２からの信号Ａ（ｔ）よつて振幅変調され、
Ａ（ｔ）cos（ω0−ｐ）ｔ、又はＡ（ｔ）sin（ω0＋
ｐ）ｔとしてMRI装置に出力する。
以上説明したようにリターンマークを採用して
メモリに書き込まれている波形データを繰り返し
読み出す方式であるために次のような利点があ
る。
メモリに書き込まれている波形データを繰り返し
読み出す方式であるために次のような利点があ
る。
(1) 連続して長時間同一周波数を発生することが
できて、送信時の10倍程度の時間継続する必要
のある受信時にも使用でき、中心周波数を出力
する高周波電源が１台ですむ。
できて、送信時の10倍程度の時間継続する必要
のある受信時にも使用でき、中心周波数を出力
する高周波電源が１台ですむ。
(2) 従来波形メモリに振幅情報も書き込んでい
て、毎スキヤン異なる情報を必要とするため、
スキヤン前のセツトアツプに時間を要したが、
本実施例では振幅をアナログ信号で変調する方
式のためシンセサイザとしてのセツトアツプは
必要なくなる。
て、毎スキヤン異なる情報を必要とするため、
スキヤン前のセツトアツプに時間を要したが、
本実施例では振幅をアナログ信号で変調する方
式のためシンセサイザとしてのセツトアツプは
必要なくなる。
(3) 同じ目的を達成するためにはメモリに書き込
むデータを低周波信号の１サイクルのみとし、
読み出し周期を可変にする方式、又はリターン
マークを用いないで自ら出力データを検索し、
（例えば同じデータが続くような状態を検出）
繰り返し点を求めてアドレスを戻す方式等が考
えられるが、これらの方式に比べてハードウエ
アの構成が比較的少ない量で実現できる。
むデータを低周波信号の１サイクルのみとし、
読み出し周期を可変にする方式、又はリターン
マークを用いないで自ら出力データを検索し、
（例えば同じデータが続くような状態を検出）
繰り返し点を求めてアドレスを戻す方式等が考
えられるが、これらの方式に比べてハードウエ
アの構成が比較的少ない量で実現できる。
尚、本発明は上記の実施例に限定されるもので
はない。例えば、波形データを書き込んであるメ
モリは１個でも差支えない。その場合、データセ
レクタ及び加算器、90゜移相器は不要になり、DA
変換器、乗算器が１個でよくなるが、USBと
LSBを選別するフイルタが必要になる。又、メ
モリ(B)１６、メモリ(C)１７、メモリ(D)１８はいず
れもROM又はRAMのいずれを使用しても差支
えない。
はない。例えば、波形データを書き込んであるメ
モリは１個でも差支えない。その場合、データセ
レクタ及び加算器、90゜移相器は不要になり、DA
変換器、乗算器が１個でよくなるが、USBと
LSBを選別するフイルタが必要になる。又、メ
モリ(B)１６、メモリ(C)１７、メモリ(D)１８はいず
れもROM又はRAMのいずれを使用しても差支
えない。
（発明の効果）
以上詳細に説明したように本発明によれば、受
信時にも長時間の低周波信号を得ることができ
て、送受信両用に１台のシンセサイザ（固定周波
数の高周波電源）を用いるだけで良くなり、経済
的な運用をすることができるようになつて、実用
上の効果は大きい。
信時にも長時間の低周波信号を得ることができ
て、送受信両用に１台のシンセサイザ（固定周波
数の高周波電源）を用いるだけで良くなり、経済
的な運用をすることができるようになつて、実用
上の効果は大きい。
第１図は本発明の一実施例の構成ブロツク図、
第２図はメモリに書き込まれている低周波信号の
アドレス長を示す図、第３図はメモリ(B)１６、メ
モリ(C)１７に書き込まれているデータの図、第４
図はリターンマークの説明図で、イはメモリ(D)１
８に書き込まれているリターンマークの図、ロは
マルチプレクサの動作説明図、第５図はメモリ(B)
１６に書き込まれているsin ptの波形データをア
ナログ表示した説明図、第６図は従来の周波数シ
ンセサイザの図である。 １…高周波電源、２…90゜移相器、３…波形メ
モリ(A)、４…波形メモリ(B)、５，６…DA変換
器、７，８，２３…乗算器、９…加算器、１１…
レジスタ(A)、１２…μPU、１３…メモリ(A)（プ
ログラムテーブル）、１４…レジスタ(B)、１５…
アドレスコントローラ、１６…メモリ(B)（波形デ
ータ）、１７…メモリ(C)（波形データ）、１８…メ
モリ(D)（アドレスリターンマーク）、１９…マル
チプレクサ、２０，２１…データセレクタ、２２
…振幅変調信号源。
第２図はメモリに書き込まれている低周波信号の
アドレス長を示す図、第３図はメモリ(B)１６、メ
モリ(C)１７に書き込まれているデータの図、第４
図はリターンマークの説明図で、イはメモリ(D)１
８に書き込まれているリターンマークの図、ロは
マルチプレクサの動作説明図、第５図はメモリ(B)
１６に書き込まれているsin ptの波形データをア
ナログ表示した説明図、第６図は従来の周波数シ
ンセサイザの図である。 １…高周波電源、２…90゜移相器、３…波形メ
モリ(A)、４…波形メモリ(B)、５，６…DA変換
器、７，８，２３…乗算器、９…加算器、１１…
レジスタ(A)、１２…μPU、１３…メモリ(A)（プ
ログラムテーブル）、１４…レジスタ(B)、１５…
アドレスコントローラ、１６…メモリ(B)（波形デ
ータ）、１７…メモリ(C)（波形データ）、１８…メ
モリ(D)（アドレスリターンマーク）、１９…マル
チプレクサ、２０，２１…データセレクタ、２２
…振幅変調信号源。
Claims (1)
- 【特許請求の範囲】 １ メモリに書き込まれた低周波信号により高周
波信号を変調して所望の側帯波による高周波信号
を得る手段を有する周波数シンセサイザにおい
て、 予め必要な周波数の低周波信号の各周波数の最
小限の量の波形データが書き込まれたメモリ１
６，１７と、 外部から与えられる周波数設定信号により読み
出しアドレスを発生してメモリ１６，１７から波
形データを読み出す波形データ読み出し手段１５
と、 メモリ１６，１７に書き込まれた各周波数の波
形データの量に対応して読み出しアドレスの繰り
返しタイミングを示すアドレスリターンマークが
予め書き込まれたアドレスリターンマークメモリ
１８と、 アドレスリターンマークメモリ１８に書き込ま
れたアドレスリターンマークに基づいて読み出し
アドレスの繰り返しを指示するアドレスリターン
指令を波形データ読み出し手段１５に与えるアド
レスリターン指令発生手段１９とを備えたことを
特徴とする周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61260279A JPS63114403A (ja) | 1986-10-31 | 1986-10-31 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61260279A JPS63114403A (ja) | 1986-10-31 | 1986-10-31 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63114403A JPS63114403A (ja) | 1988-05-19 |
| JPH0328083B2 true JPH0328083B2 (ja) | 1991-04-18 |
Family
ID=17345841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61260279A Granted JPS63114403A (ja) | 1986-10-31 | 1986-10-31 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63114403A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0733767Y2 (ja) * | 1989-07-27 | 1995-08-02 | 株式会社島津製作所 | Ｍｒ装置用波形発生装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145606A (ja) * | 1984-08-10 | 1986-03-05 | Mitsubishi Electric Corp | ドプラ信号発生装置 |
-
1986
- 1986-10-31 JP JP61260279A patent/JPS63114403A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63114403A (ja) | 1988-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7606849B2 (en) | Method and apparatus for improving the frequency resolution of a direct digital synthesizer | |
| JPH0328083B2 (ja) | ||
| US5001549A (en) | Television signal generator | |
| US5159435A (en) | Television signal generator | |
| EP0194033B1 (en) | Angle modulated waveform synthesizer | |
| JP2003142993A (ja) | 変調信号発生装置 | |
| JP2730067B2 (ja) | 任意波形発生装置 | |
| JPH0528807Y2 (ja) | ||
| JPH0611623Y2 (ja) | デジタル波形発生装置 | |
| JP2768086B2 (ja) | 楽音波形発生装置 | |
| RU97100790A (ru) | Способ фазовой синхронизации и устройство для его осуществления | |
| SU478199A1 (ru) | Устройство дл графической регистрации характеристик объекта при вибрационных испытани х | |
| SU1250248A1 (ru) | Имитатор электрокардиосигналов | |
| SU1378008A1 (ru) | Трехфазный генератор полигармонических сигналов | |
| JP2949764B2 (ja) | 信号発生回路 | |
| SU1101794A1 (ru) | Устройство дл управлени вибростендом | |
| KR960003088A (ko) | 펄스폭변조신호 발생방법 및 그 장치 | |
| JP4510479B2 (ja) | 超音波診断装置の送信回路 | |
| JPH0777328B2 (ja) | 振幅変調信号発生装置 | |
| JPH06245919A (ja) | Ｍｒ装置 | |
| JP2963784B2 (ja) | デジタル音源回路 | |
| JP2001320428A (ja) | 変調器用測定装置及びその測定方法並びに記録媒体 | |
| JPS633346A (ja) | デイジタルパタ−ン発生器 | |
| JPS62202696A (ja) | テレビ信号発生装置 | |
| JP2004134953A (ja) | トーン生成デジタル回路 |