JPH03282955A

JPH03282955A - バスアービトレーション回路

Info

Publication number: JPH03282955A
Application number: JP8550990A
Authority: JP
Inventors: Tatsuki Azuma; 東　龍己; Takayoshi Shimizu; 孝祥清水
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1990-03-30
Filing date: 1990-03-30
Publication date: 1991-12-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、コンピュータシステムのバスアービトレーシ
ョンの性能改善に関する。

〈従来の技術〉従来より、１つのバスに複数のマスターが接続され、バ
スを共有してコマンドやデータの転送を行なうように構
成されたコンピュータシステムがある。このようなシス
テムの一例を第２図に示す。

複数個（ここではｎ＋１個）のマスター１００゜１０　
　、　、．１０ｎが１つのバス２０に接続さ１　　　。

れている、３０はバスアービタで、各マスターからのバ
ス使用要求信号（バスリクエスト）を受けると、バス使
用状態を判断し、使用可能な場合には当該マスターにバ
ス使用を許可するバス使用許可信号（バスグラント）を
与える。バス使用権を得たマスターのみがバス２０を使
用することができる。

バスを使用するに当たっては次のような手順が必要であ
る。当該マスターからバスリクエストが出されると、バ
スアービタ３０はバス使用状況を判断し、当該マスター
よりも優先順位の高いマスターがバスを使用していない
場合にはバス使用権を当該マスターに発行し、使用して
いる場合には当該マスターにはバス使用権を与えない。

したがって、当該マスターはバス使用権が与えられて（
バスグラントがあって）はじめてバスを使用することが
できる。

〈発明が解決しようとする課題〉しかしながら、コンピュータシステムにおいて中央処理
装置（ＣＰＵ）のようにバスの使用頻度の高いものに、
バスを使用するための上記のようなオーバーヘッドがあ
ると、それがシステムの処理能力に影響してくるという
問題があった。

本発明の目的は、このような点に鑑みてなされたもので
、ＣＰＵがバスへアクセスする際の無駄時間をなくし、
処理能力を向上させることのできるバスアービトレーシ
ョン回路を提供することにある。

〈課題を解決するための手段〉このような目的を達成するための本発明は、ｎ個のマス
ターからのバスリクエスト（ＢＲｌ。

ＢＲ、、、、ＢＲ）の中で最も優先順位の高ｎいバスリクエストを選択して出力する機能を有すると共
に、これらｎ個のマスターのいずれもがバスリクエスト
を出していない場合には特別のバスリクエストを出力す
る機能を有するプライオリティエンコーダ（４０）と、バスリクエストを受けるとバスグラントを出力するもの
であって、前記プライオリティエンコーダ（４０）より
出力される当該マスターからのバスリクエストに対応し
てバスグラントを送出するｎ個のシーケンサ（５０１，
、、，５０）と、前記プライオリティエンコーダ（４０
）からの特別のバスリクエストを受け、前記ｎ個のシー
ケンサ（５０１，５０）のいずれもがバス１　　　°　
　　　　　　　ｎグランドを送出していない場合に最も低い優先順位のバ
スグラントを出力する特別のシーケンサ（５０゜）を具備したことを特徴とする。

く°作用〉本発明では、プライオリティエンコーダにマスターから
のバスリクエストが入力されている場合には、優先順位
の高いバスリクエストを選択して当該マスターに対応の
シーケンサにバスリクエストを与え、マスターからバス
リクエストが入力されていない場合にはマスターには対
応していない特別のシーケンサにバスリクエストを与え
る。

この特別のシーケンサから送出されるバスグラントを最
も使用頻度の高いマスターに、例えばＣＰＵに、割り当
てておくことにより、そのマスターはバス調停を行なわ
なくてもバスへアクセスすることができる。これにより
、バスへアクセスする際の無駄時間がなくなり、処理能
力が向上する。

〈実施例〉以下図面を参照して本発明の詳細な説明する。

第１図は本発明に係るバスアービトレーション回路の一
実施例を示す構成図である。図において、５０　．５０
　　、　、．５０　　はシーケンサであ０　　１　′　
　　　ｎす、マスター（図示しない）からバスリクエスト（ＢＲ
、ＢＲ、、、、ＢＲ）が来た後、バ１　　　２　　　　
　　　ｎスゲラント（ＢＧ　　、ＢＧ　　、、、、ＢＧ　　）を
０　　１　　　　　　ｎ出力するまでのシーケンスを発生するものである。

特にシーケンサ５００は、バスリクエストが入力されて
いないか、あるいは他のマスターへバスグラントを出力
されていない場合に、バスグラント０　（ＢＧｏ＞を出
力するための制御を行なう。

４０はプライオリティエンコーダであり、入力されたバ
スリクエストの中から最も優先順位（プライオリティ）
の高いものを選ぶ機能を有する。

なお、バスリクエストのプライオリティは、ＢＲｌが低
く、ＢＲｎが最も高いものとする。

プライオリティエンコーダ４ｏの出力は各シーケンサに
それぞれ入力されるようになっており、特にシーケンサ
５００のみはプライオリティエンコーダ４０の出力の他
に、各シーケンサ５ｏ１゜５０　　、　、．５０ｎがら
の出力も入力されるよ２　　　。

うになっている。

このような構成における動作を次に説明する。

■バスリクエストＢＲ、ＢＲ、、、、ＢＲｎ２のいずれもが入力されないときは、プライオリティエン
コーダ４ｏはシーケンサ５ｏｏにバスリクエストを渡す
。シーケンサ５０　ｏは他のシーケンサからのバスグラ
ントがないことを確認し、バスグラントＢ　Ｇ　ｏを出
力する。このバスグラントは例えばＣＰＵに割り当てて
おくのが望ましい。

■バスリクエストＢＲ、ＢＲ、、、、ＢＲ。

２のいずれかが入力されると、プライオリティエンコーダ
４０は直ちにシーケンサ５ｏｏに対してバスグラントＢ
ＧＯの出力を中止させると共に、選択したバスリクエス
トに対応するシーケンサを動作させる。これにより当該
シーケンサからバスグラントが出力される。

■上記■で動作したシーケンサが動作を終了すると、次
の調停を開始する。この時ＢＲ１〜ＢＲ１のいずれかが
入力されていれば、上記■から動作を繰り返し、そうで
なければ上記■の動作に移る。

〈発明の効果〉以上詳細に説明したように、本発明によれば次のような
効果がある。

バスグラントＢＧＯをＣＰＵに割り当てておくことによ
り、ＣＰＵはバス調停を行なわなくてもバスへアクセス
することができる。バス調停を行なうと最低１クロツク
サイクルが必要であるが、本発明のバスアービトレーシ
ョン回路を利用することによりその時間を節約すること
ができ、バスの使用頻度が上がるほどその差は大きくな
り、システムとしての性能向上にもなる。

【図面の簡単な説明】第１図は本発明に係るバスアービトレーション回路の一
実施例を示す構成図、第２図は１つのバスに複数のマス
ターが接続された従来のシステム構成の一例を示す図で
ある。４０・・・プライオリティエンコーダ、５００。５０　　、　、．５００・・・シーケンサ。１　　　。第１　図ｔ、％９゜可　２　：：。

Claims

【特許請求の範囲】１つのバスにｎ個のマスターが接続され、各マスターか
らのバスリクエストを受け付けて優先順位の高い順にバ
スグラントを発生するバスアービトレーション回路であ
って、ｎ個のマスターからのバスリクエスト（ＢＲ＿１，ＢＲ
＿２，・・・ＢＲ＿ｎ）の中で最も優先順位の高いバス
リクエストを選択して出力する機能を有すると共に、こ
れらｎ個のマスターのいずれもがバスリクエストを出し
ていない場合には特別のバスリクエストを出力する機能
を有するプライオリティエンコーダ（４０）と、バスリクエストを受けるとバスグラントを出力するもの
であつて、前記プライオリティエンコーダ（４０）より
出力される当該マスターからのバスリクエストに対応し
てバスグラントを送出するｎ個のシーケンサ（５０１，
・・・５０ｎ）と、前記プライオリティエンコーダ（４
０）からの特別のバスリクエストを受け、前記ｎ個のシ
ーケンサ（５０＿１，・・・５０＿ｎ）のいずれもがバ
スグラントを送出していない場合に最も低い優先順位の
バスグラントを出力する特別のシーケンサ（５００）を具備し、最も使用頻度の高いマスターには前記特別の
シーケンサ（５００）からのバングラントを割り当てて
おくようにしたことを特徴とするバスアービトレーショ
ン回路。