JPH04245363A - バス調停方式 - Google Patents
バス調停方式Info
- Publication number
- JPH04245363A JPH04245363A JP980991A JP980991A JPH04245363A JP H04245363 A JPH04245363 A JP H04245363A JP 980991 A JP980991 A JP 980991A JP 980991 A JP980991 A JP 980991A JP H04245363 A JPH04245363 A JP H04245363A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- master
- access
- width
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、異なるデータ幅の入
出力機器（以下、Ｉ／Ｏ機器と称する）が接続されるバ
スを対象とするバス調停方式に関する。
出力機器（以下、Ｉ／Ｏ機器と称する）が接続されるバ
スを対象とするバス調停方式に関する。
【０００２】
【従来の技術】一般に、計算機システムに設けられるＩ
／Ｏ機器のデータ幅は、８ビット、１６ビット、３２ビ
ット等様々である。このため、１つのシステム内に、異
なるデータ幅のＩ／Ｏ機器が組込まれることもある。
／Ｏ機器のデータ幅は、８ビット、１６ビット、３２ビ
ット等様々である。このため、１つのシステム内に、異
なるデータ幅のＩ／Ｏ機器が組込まれることもある。
【０００３】このようなシステムでは、同システム内で
用いられるＩ／Ｏ機器のうち最も広いデータ幅を持つＩ
／Ｏ機器が接続可能なバス幅（通常は最も広いデータ幅
と同一幅）のバス（Ｉ／Ｏアクセス用バス）を設け、Ｉ
／Ｏ機器をアクセスするマスタ装置（バスマスタ）と接
続するのが一般的であった。このバスには、各マスタか
らのアクセス要求（Ｉ／Ｏ機器アクセスのためのバス使
用要求）を受けてバス調停を行うバス調停回路が接続さ
れている。
用いられるＩ／Ｏ機器のうち最も広いデータ幅を持つＩ
／Ｏ機器が接続可能なバス幅（通常は最も広いデータ幅
と同一幅）のバス（Ｉ／Ｏアクセス用バス）を設け、Ｉ
／Ｏ機器をアクセスするマスタ装置（バスマスタ）と接
続するのが一般的であった。このバスには、各マスタか
らのアクセス要求（Ｉ／Ｏ機器アクセスのためのバス使
用要求）を受けてバス調停を行うバス調停回路が接続さ
れている。
【０００４】バス調停回路は、マスタからのアクセス要
求を受取るとバスの状態を調べ、バスが空いていれば要
求元マスタにアクセス許可を与えるという制御を行う。 もし、バスが空いていない場合には、空くまでアクセス
許可は与えられない。
求を受取るとバスの状態を調べ、バスが空いていれば要
求元マスタにアクセス許可を与えるという制御を行う。 もし、バスが空いていない場合には、空くまでアクセス
許可は与えられない。
【０００５】さて、以上の計算機システムにおいて、例
えば３２ビット幅のＩ／Ｏアクセス用バスに、８ビット
のＩ／Ｏ機器と１６ビットのＩ／Ｏ機器が接続されてい
るシステムを例にとると、或るマスタが８ビットＩ／Ｏ
機器をアクセスするときには、３２ビットバスのうちの
８ビット部分しか使用されず、残りの２４ビット部分は
実質的には空き状態となる。しかし従来は、このような
３２ビットバスの状態も、バス全体が使用中であって空
き状態にないものとして扱われていた。このため、上記
した残りの２４ビット部分を利用して他のマスタが１６
ビットＩ／Ｏ機器を同時にアクセスしようとしても、バ
ス調停回路は許可を与えないことから、アクセスできな
かった。
えば３２ビット幅のＩ／Ｏアクセス用バスに、８ビット
のＩ／Ｏ機器と１６ビットのＩ／Ｏ機器が接続されてい
るシステムを例にとると、或るマスタが８ビットＩ／Ｏ
機器をアクセスするときには、３２ビットバスのうちの
８ビット部分しか使用されず、残りの２４ビット部分は
実質的には空き状態となる。しかし従来は、このような
３２ビットバスの状態も、バス全体が使用中であって空
き状態にないものとして扱われていた。このため、上記
した残りの２４ビット部分を利用して他のマスタが１６
ビットＩ／Ｏ機器を同時にアクセスしようとしても、バ
ス調停回路は許可を与えないことから、アクセスできな
かった。
【０００６】
【発明が解決しようとする課題】上記したように従来の
バス調停方式では、或るバスマスタがバスを使用してい
る期間は、たとえ一部のバス幅しか使用していなくても
、バス全体が使用中であって空き状態にないものとして
扱われていた。このため、他のバスマスタが、バスの使
用されていない部分を利用してデータ幅の小さいＩ／Ｏ
機器をアクセスしようとしても、バス使用許可を得るこ
とはできないという問題があった。
バス調停方式では、或るバスマスタがバスを使用してい
る期間は、たとえ一部のバス幅しか使用していなくても
、バス全体が使用中であって空き状態にないものとして
扱われていた。このため、他のバスマスタが、バスの使
用されていない部分を利用してデータ幅の小さいＩ／Ｏ
機器をアクセスしようとしても、バス使用許可を得るこ
とはできないという問題があった。
【０００７】この発明は上記事情に鑑みてなされたもの
でその目的は、或るバスマスタがバス使用中であっても
一部のバス幅しか使用されていない場合には、別のバス
マスタがその残り部分を利用してデータ幅の小さいＩ／
Ｏ機器をアクセスすることができるバス調停方式を提供
することにある。
でその目的は、或るバスマスタがバス使用中であっても
一部のバス幅しか使用されていない場合には、別のバス
マスタがその残り部分を利用してデータ幅の小さいＩ／
Ｏ機器をアクセスすることができるバス調停方式を提供
することにある。
【０００８】
【課題を解決するための手段】この発明は、異なるデー
タ幅の入出力機器が接続されるバスを所定バス幅の複数
の単位バスに分割して扱うもので、各バスマスタからの
アクセス要求に応じて各単位バス毎にバス調停を行うバ
ス調停手段を備え、このバス調停手段により、所望のＩ
／Ｏ機器をアクセスするのに必要な幾つかの単位バスの
使用が全て許可された場合に、バスマスタは同Ｉ／Ｏ機
器をアクセスすることを特徴とするものである。
タ幅の入出力機器が接続されるバスを所定バス幅の複数
の単位バスに分割して扱うもので、各バスマスタからの
アクセス要求に応じて各単位バス毎にバス調停を行うバ
ス調停手段を備え、このバス調停手段により、所望のＩ
／Ｏ機器をアクセスするのに必要な幾つかの単位バスの
使用が全て許可された場合に、バスマスタは同Ｉ／Ｏ機
器をアクセスすることを特徴とするものである。
【０００９】
【作用】上記の構成において、バスマスタは、或るデー
タ幅のＩ／Ｏ機器をアクセスしようとする場合には、バ
ス調停手段に対してアクセス要求（バス使用要求）を発
する。バス調停手段は、バスマスタからのアクセス要求
を受取ると、各単位バスが空き状態にあるか否か（使用
中でないか否か）をもとに、要求元バスマスタに対して
単位バス毎にアクセスの許可／不許可を出す。これによ
り要求元バスマスタは、目的とするＩ／Ｏ機器をアクセ
スするのに必要な幾つかの単位バスの使用が全て許可さ
れた場合には、その幾つかの単位バスを介して同Ｉ／Ｏ
機器をアクセスする。即ち要求元バスマスタは、他のバ
スマスタがバス使用中であっても、一部のバス幅しか使
用されていないならば、目的とするＩ／Ｏ機器のデータ
幅によっては、残りのバス部分を利用して同Ｉ／Ｏ機器
をアクセスすることが可能となる。
タ幅のＩ／Ｏ機器をアクセスしようとする場合には、バ
ス調停手段に対してアクセス要求（バス使用要求）を発
する。バス調停手段は、バスマスタからのアクセス要求
を受取ると、各単位バスが空き状態にあるか否か（使用
中でないか否か）をもとに、要求元バスマスタに対して
単位バス毎にアクセスの許可／不許可を出す。これによ
り要求元バスマスタは、目的とするＩ／Ｏ機器をアクセ
スするのに必要な幾つかの単位バスの使用が全て許可さ
れた場合には、その幾つかの単位バスを介して同Ｉ／Ｏ
機器をアクセスする。即ち要求元バスマスタは、他のバ
スマスタがバス使用中であっても、一部のバス幅しか使
用されていないならば、目的とするＩ／Ｏ機器のデータ
幅によっては、残りのバス部分を利用して同Ｉ／Ｏ機器
をアクセスすることが可能となる。
【００１０】
【実施例】図１はこの発明を適用する計算機システムの
一実施例を示すブロック構成図である。同図において、
ＢＵＳはバス幅３ｎのＩ／Ｏ用のシステムバスである。 システムバスＢＵＳは、バス幅ｎの３つの単位バスＢＵ
Ｓ１〜ＢＵＳ３から成る。
一実施例を示すブロック構成図である。同図において、
ＢＵＳはバス幅３ｎのＩ／Ｏ用のシステムバスである。 システムバスＢＵＳは、バス幅ｎの３つの単位バスＢＵ
Ｓ１〜ＢＵＳ３から成る。
【００１１】システムバスＢＵＳには、例えば３つのＩ
／Ｏ機器１１，１２，１３が接続されている。またシス
テムバスＢＵＳ（の単位バスＢＵＳ１〜ＢＵＳ３）には
、同バスＢＵＳを利用してＩ／Ｏ機器１１〜１３をアク
セスする例えば２つのバスマスタ２１，２２も接続され
ている。ここで、Ｉ／Ｏ機器１１のデータ幅は２ｎであ
り、システムバスＢＵＳの単位バスＢＵＳ１，ＢＵＳ２
に接続されている。また、Ｉ／Ｏ機器１２のデータ幅は
３ｎであり、システムバスＢＵＳの単位バスＢＵＳ１〜
ＢＵＳ３に接続されている。更に、Ｉ／Ｏ機器１３のデ
ータ幅はｎであり、システムバスＢＵＳの単位バスＢＵ
Ｓ３接続されている。
／Ｏ機器１１，１２，１３が接続されている。またシス
テムバスＢＵＳ（の単位バスＢＵＳ１〜ＢＵＳ３）には
、同バスＢＵＳを利用してＩ／Ｏ機器１１〜１３をアク
セスする例えば２つのバスマスタ２１，２２も接続され
ている。ここで、Ｉ／Ｏ機器１１のデータ幅は２ｎであ
り、システムバスＢＵＳの単位バスＢＵＳ１，ＢＵＳ２
に接続されている。また、Ｉ／Ｏ機器１２のデータ幅は
３ｎであり、システムバスＢＵＳの単位バスＢＵＳ１〜
ＢＵＳ３に接続されている。更に、Ｉ／Ｏ機器１３のデ
ータ幅はｎであり、システムバスＢＵＳの単位バスＢＵ
Ｓ３接続されている。
【００１２】バスマスタ２１，２２には、同マスタ２１
，２２からのアクセス要求（リクエスト信号ＲＥＱ１，
ＲＥＱ２）に応じて、各単位バスＢＵＳ１〜ＢＵＳ３毎
にバス調停を行うバス調停部３０が接続されている。こ
のバス調停部３０は、バスマスタ２１，２２からのリク
エスト信号ＲＥＱ１，ＲＥＱ２に応じて単位バスＢＵＳ
１の調停を行い、同バスＢＵＳ１が空いている場合に許
可信号ＡＣＫ１を返すバスアビタ３１を有している。バ
ス調停部３０は更に、バスマスタ２１，２２からのリク
エスト信号ＲＥＱ１，ＲＥＱ２に応じて単位バスＢＵＳ
２の調停を行い、同バスＢＵＳ２が空いている場合に許
可信号ＡＣＫ２を返すバスアビタ３２、および上記リク
エスト信号ＲＥＱ１，ＲＥＱ２に応じて単位バスＢＵＳ
３の調停を行い、同バスＢＵＳ３が空いている場合に許
可信号ＡＣＫ３を返すバスアビタ３３を有している。
，２２からのアクセス要求（リクエスト信号ＲＥＱ１，
ＲＥＱ２）に応じて、各単位バスＢＵＳ１〜ＢＵＳ３毎
にバス調停を行うバス調停部３０が接続されている。こ
のバス調停部３０は、バスマスタ２１，２２からのリク
エスト信号ＲＥＱ１，ＲＥＱ２に応じて単位バスＢＵＳ
１の調停を行い、同バスＢＵＳ１が空いている場合に許
可信号ＡＣＫ１を返すバスアビタ３１を有している。バ
ス調停部３０は更に、バスマスタ２１，２２からのリク
エスト信号ＲＥＱ１，ＲＥＱ２に応じて単位バスＢＵＳ
２の調停を行い、同バスＢＵＳ２が空いている場合に許
可信号ＡＣＫ２を返すバスアビタ３２、および上記リク
エスト信号ＲＥＱ１，ＲＥＱ２に応じて単位バスＢＵＳ
３の調停を行い、同バスＢＵＳ３が空いている場合に許
可信号ＡＣＫ３を返すバスアビタ３３を有している。
【００１３】次に、第１図のシステムにおけるバス調停
動作を説明する。まず、バスマスタ２１が、単位バスＢ
ＵＳ１，ＢＵＳ２に接続されているデータ幅が２ｎのＩ
／Ｏ機器１１をアクセスしようとするものとする。この
場合、バスマスタ２１は（バス調停部３０内の）バスア
ビタ３１〜３３に対してリクエスト信号ＲＥＱ１を出力
する。
動作を説明する。まず、バスマスタ２１が、単位バスＢ
ＵＳ１，ＢＵＳ２に接続されているデータ幅が２ｎのＩ
／Ｏ機器１１をアクセスしようとするものとする。この
場合、バスマスタ２１は（バス調停部３０内の）バスア
ビタ３１〜３３に対してリクエスト信号ＲＥＱ１を出力
する。
【００１４】バスアビタ３１〜３３は、バスマスタ２１
からリクエスト信号ＲＥＱ１を受取ると対応する単位バ
スＢＵＳ１〜ＢＵＳ３の状態を調べ、同バスＢＵＳ１〜
ＢＵＳ３が空いている場合に限り、同バスＢＵＳ１〜Ｂ
ＵＳ３の使用を許可するためのアクティブな許可信号Ａ
ＣＫ１〜ＡＣＫ３を出力する。
からリクエスト信号ＲＥＱ１を受取ると対応する単位バ
スＢＵＳ１〜ＢＵＳ３の状態を調べ、同バスＢＵＳ１〜
ＢＵＳ３が空いている場合に限り、同バスＢＵＳ１〜Ｂ
ＵＳ３の使用を許可するためのアクティブな許可信号Ａ
ＣＫ１〜ＡＣＫ３を出力する。
【００１５】バスマスタ２１は、この例のようにＩ／Ｏ
機器１１をアクセスするためにリクエスト信号ＲＥＱ１
を出力した場合には、同Ｉ／Ｏ機器１１が接続されてい
る単位バスＢＵＳ１，ＢＵＳ２の使用を許可する許可信
号ＡＣＫ１，ＡＣＫ２を監視する。そしてバスマスタ２
１は、リクエスト信号ＲＥＱ１に応答して許可信号ＡＣ
Ｋ１，ＡＣＫ２がいずれもアクティブとなった場合には
、単位バスＢＵＳ１，ＢＵＳ２を介してＩ／Ｏ機器１１
をアクセスする。
機器１１をアクセスするためにリクエスト信号ＲＥＱ１
を出力した場合には、同Ｉ／Ｏ機器１１が接続されてい
る単位バスＢＵＳ１，ＢＵＳ２の使用を許可する許可信
号ＡＣＫ１，ＡＣＫ２を監視する。そしてバスマスタ２
１は、リクエスト信号ＲＥＱ１に応答して許可信号ＡＣ
Ｋ１，ＡＣＫ２がいずれもアクティブとなった場合には
、単位バスＢＵＳ１，ＢＵＳ２を介してＩ／Ｏ機器１１
をアクセスする。
【００１６】さて、バスマスタ２１がＩ／Ｏ機器１１を
アクセス中に、バスマスタ２２において、単位バスＢＵ
Ｓ３に接続されているデータ幅がｎのＩ／Ｏ機器１３を
アクセスする必要が生じたものとする。この場合、バス
マスタ２２はバスアビタ３１〜３３に対してリクエスト
信号ＲＥＱ２を出力する。
アクセス中に、バスマスタ２２において、単位バスＢＵ
Ｓ３に接続されているデータ幅がｎのＩ／Ｏ機器１３を
アクセスする必要が生じたものとする。この場合、バス
マスタ２２はバスアビタ３１〜３３に対してリクエスト
信号ＲＥＱ２を出力する。
【００１７】バスアビタ３１〜３３は、バスマスタ２２
からリクエスト信号ＲＥＱ２を受取ると、前記したリク
エスト信号ＲＥＱ１を受取った場合と同様のバス調停を
行い、対応する単位バスＢＵＳ１〜ＢＵＳ３が空いてい
る場合に限り、同バスＢＵＳ１〜ＢＵＳ３の使用を許可
するためのアクティブな許可信号ＡＣＫ１〜ＡＣＫ３を
出力する。ここでは、単位バスＢＵＳ３だけが空いてい
ることから、バスアビタ３３だけがアクティブな許可信
号ＡＣＫ３を出力する。
からリクエスト信号ＲＥＱ２を受取ると、前記したリク
エスト信号ＲＥＱ１を受取った場合と同様のバス調停を
行い、対応する単位バスＢＵＳ１〜ＢＵＳ３が空いてい
る場合に限り、同バスＢＵＳ１〜ＢＵＳ３の使用を許可
するためのアクティブな許可信号ＡＣＫ１〜ＡＣＫ３を
出力する。ここでは、単位バスＢＵＳ３だけが空いてい
ることから、バスアビタ３３だけがアクティブな許可信
号ＡＣＫ３を出力する。
【００１８】バスマスタ２２は、この例のようにＩ／Ｏ
機器１３をアクセスするためにリクエスト信号ＲＥＱ２
を出力した場合には、同Ｉ／Ｏ機器１３が接続されてい
る単位バスＢＵＳ３の使用を許可する許可信号ＡＣＫ３
を監視する。そしてバスマスタ２２は、上記のようにリ
クエスト信号ＲＥＱ２に応答してバスアビタ３３からア
クティブな許可信号ＡＣＫ３が返されると、単位バスＢ
ＵＳ３を介してＩ／Ｏ機器１３をアクセスする動作を開
始する。この結果、バスマスタ２１によるＩ／Ｏ機器１
１へのアクセスと並行して、バスマスタ２２によるＩ／
Ｏ機器１３へのアクセスが行われる。
機器１３をアクセスするためにリクエスト信号ＲＥＱ２
を出力した場合には、同Ｉ／Ｏ機器１３が接続されてい
る単位バスＢＵＳ３の使用を許可する許可信号ＡＣＫ３
を監視する。そしてバスマスタ２２は、上記のようにリ
クエスト信号ＲＥＱ２に応答してバスアビタ３３からア
クティブな許可信号ＡＣＫ３が返されると、単位バスＢ
ＵＳ３を介してＩ／Ｏ機器１３をアクセスする動作を開
始する。この結果、バスマスタ２１によるＩ／Ｏ機器１
１へのアクセスと並行して、バスマスタ２２によるＩ／
Ｏ機器１３へのアクセスが行われる。
【００１９】やがて、バスマスタ２１によるＩ／Ｏ機器
１１アクセスが終了し、バスマスタ２２によるＩ／Ｏ機
器１３アクセスだけが続行しているものとする。この状
態で、バスマスタ２１において、単位バスＢＵＳ１〜Ｂ
ＵＳ３に接続されているデータ幅が３ｎのＩ／Ｏ機器１
２をアクセスする必要が生じたものとする。この場合、
バスマスタ２１はバスアビタ３１〜３３に対して再びリ
クエスト信号ＲＥＱ１を出力する。
１１アクセスが終了し、バスマスタ２２によるＩ／Ｏ機
器１３アクセスだけが続行しているものとする。この状
態で、バスマスタ２１において、単位バスＢＵＳ１〜Ｂ
ＵＳ３に接続されているデータ幅が３ｎのＩ／Ｏ機器１
２をアクセスする必要が生じたものとする。この場合、
バスマスタ２１はバスアビタ３１〜３３に対して再びリ
クエスト信号ＲＥＱ１を出力する。
【００２０】バスマスタ２２が（単位バスＢＵＳ３を介
して）Ｉ／Ｏ機器１３をアクセス中に、バスマスタ２１
からリクエスト信号ＲＥＱ１が出力された場合、バスア
ビタ３１，３２からの許可信号ＡＣＫ１，ＡＣＫ２は直
ちにアクティブとなるが、バスアビタ３３からの許可信
号ＡＣＫ３はバスマスタ２２によるＩ／Ｏ機器１３アク
セスが終了するまではアクティブとならない。バスマス
タ２１は、Ｉ／Ｏ機器１２をアクセスするためにリクエ
スト信号ＲＥＱ１を出力すると、同Ｉ／Ｏ機器１２が接
続されている単位バスＢＵＳ１〜ＢＵＳ３の使用を許可
する許可信号ＡＣＫ１〜ＡＣＫ３を監視する。そしてバ
スマスタ２１は、許可信号ＡＣＫ１〜ＡＣＫ３が全てア
クティブとなった時点で、したがって本実施例では、バ
スマスタ２２によるＩ／Ｏ機器１３アクセスが終了した
時点で、単位バスＢＵＳ１〜ＢＵＳ３を介してＩ／Ｏ機
器１２をアクセスする動作を開始する。
して）Ｉ／Ｏ機器１３をアクセス中に、バスマスタ２１
からリクエスト信号ＲＥＱ１が出力された場合、バスア
ビタ３１，３２からの許可信号ＡＣＫ１，ＡＣＫ２は直
ちにアクティブとなるが、バスアビタ３３からの許可信
号ＡＣＫ３はバスマスタ２２によるＩ／Ｏ機器１３アク
セスが終了するまではアクティブとならない。バスマス
タ２１は、Ｉ／Ｏ機器１２をアクセスするためにリクエ
スト信号ＲＥＱ１を出力すると、同Ｉ／Ｏ機器１２が接
続されている単位バスＢＵＳ１〜ＢＵＳ３の使用を許可
する許可信号ＡＣＫ１〜ＡＣＫ３を監視する。そしてバ
スマスタ２１は、許可信号ＡＣＫ１〜ＡＣＫ３が全てア
クティブとなった時点で、したがって本実施例では、バ
スマスタ２２によるＩ／Ｏ機器１３アクセスが終了した
時点で、単位バスＢＵＳ１〜ＢＵＳ３を介してＩ／Ｏ機
器１２をアクセスする動作を開始する。
【００２１】以上のバス調停に従うＩ／Ｏ機器アクセス
により、図１に示すシステムでは、バス幅の小さいＩ／
Ｏ機器１１，１３へのアクセス頻度がバス幅の大きいＩ
／Ｏ機器１２へのアクセス頻度より高い場合には、シス
テムバスＢＵＳの使用効率が高まり、システム性能が大
きく向上する。
により、図１に示すシステムでは、バス幅の小さいＩ／
Ｏ機器１１，１３へのアクセス頻度がバス幅の大きいＩ
／Ｏ機器１２へのアクセス頻度より高い場合には、シス
テムバスＢＵＳの使用効率が高まり、システム性能が大
きく向上する。
【００２２】なお、図１のシステムでは、バスマスタ２
１，２２から同時にリクエスト信号ＲＥＱ１，ＲＥＱ２
が出力された場合の優先度制御によるバス調停を考慮し
た構成となっていないが、分割された単位バス毎にバス
調停を行うという点で従来のバス全体を対象とするバス
調停とは異なるものの、この従来のバス調停と同様の優
先度制御を適用することにより対処可能である。例えば
、バスマスタ２１，２２内に、他のバスマスタからのア
クセス要求（リクエスト信号）を監視する機能を設け、
バス調停部３０から許可信号が返された場合には、アク
セス要求状態にあるバスマスタの中で最も優先度の高い
バスマスタが許可されたバスを使用できる構成とするこ
とで対処可能である。
１，２２から同時にリクエスト信号ＲＥＱ１，ＲＥＱ２
が出力された場合の優先度制御によるバス調停を考慮し
た構成となっていないが、分割された単位バス毎にバス
調停を行うという点で従来のバス全体を対象とするバス
調停とは異なるものの、この従来のバス調停と同様の優
先度制御を適用することにより対処可能である。例えば
、バスマスタ２１，２２内に、他のバスマスタからのア
クセス要求（リクエスト信号）を監視する機能を設け、
バス調停部３０から許可信号が返された場合には、アク
セス要求状態にあるバスマスタの中で最も優先度の高い
バスマスタが許可されたバスを使用できる構成とするこ
とで対処可能である。
【００２３】また、バスアビタ３１〜３３内に、バスマ
スタ２１，２２からのリクエスト信号ＲＥＱ１，ＲＥＱ
２を受けて優先度制御によるバス調停を行う機能を設け
、最も優先度の高いバスマスタに対して選択的に許可信
号を出力する構成とすることも可能である。この構成で
は、バスアビタ３１〜３３からの許可信号は、図１のシ
ステムと異なって、バスマスタ２１に対するものとバス
マスタ２２に対するものとの２種となる。
スタ２１，２２からのリクエスト信号ＲＥＱ１，ＲＥＱ
２を受けて優先度制御によるバス調停を行う機能を設け
、最も優先度の高いバスマスタに対して選択的に許可信
号を出力する構成とすることも可能である。この構成で
は、バスアビタ３１〜３３からの許可信号は、図１のシ
ステムと異なって、バスマスタ２１に対するものとバス
マスタ２２に対するものとの２種となる。
【００２４】但し、以上のバス調停では、バスマスタ２
１，２２から同時にリクエスト信号ＲＥＱ１，ＲＥＱ２
が出された場合、優先度の低いバスマスタは、たとえ目
的とするＩ／Ｏ機器アクセスに必要な単位バスが空いて
いても、同バスを利用することができないという不具合
を生じる。この対策のために、バスマスタ２１，２２が
、目的とするＩ／Ｏ機器アクセスに必要な単位バスのバ
ス調停を行うバスマスタに対してのみリクエスト信号を
出力する構成とすることが考えられる。このような構成
では、例えばバスマスタ２１がＩ／Ｏ機器１１をアクセ
スするためにバスアビタ３１，３２に対してのみリクエ
スト信号を出力し、同時に、バスマスタ２２がＩ／Ｏ機
器１３をアクセスするためにバスアビタ３３に対しての
みリクエスト信号を出力した場合、バスマスタ２１，２
２はそれぞれ目的とするＩ／Ｏ機器１１，１３を同時に
アクセスすることができる。
１，２２から同時にリクエスト信号ＲＥＱ１，ＲＥＱ２
が出された場合、優先度の低いバスマスタは、たとえ目
的とするＩ／Ｏ機器アクセスに必要な単位バスが空いて
いても、同バスを利用することができないという不具合
を生じる。この対策のために、バスマスタ２１，２２が
、目的とするＩ／Ｏ機器アクセスに必要な単位バスのバ
ス調停を行うバスマスタに対してのみリクエスト信号を
出力する構成とすることが考えられる。このような構成
では、例えばバスマスタ２１がＩ／Ｏ機器１１をアクセ
スするためにバスアビタ３１，３２に対してのみリクエ
スト信号を出力し、同時に、バスマスタ２２がＩ／Ｏ機
器１３をアクセスするためにバスアビタ３３に対しての
みリクエスト信号を出力した場合、バスマスタ２１，２
２はそれぞれ目的とするＩ／Ｏ機器１１，１３を同時に
アクセスすることができる。
【００２５】なお、前記実施例では、バスマスタが２台
である場合について説明したが、３台以上の場合にも同
様に適用可能であり、Ｉ／Ｏ機器の台数についても同様
である。また、前記実施例では、システムバスＢＵＳを
３分割する場合について説明したが、これに限るもので
はない。但し、システムバスＢＵＳに接続されるＩ／Ｏ
機器のデータ幅のうち、最も小さいデータ幅を単位に分
割して、その分割されたバス（単位バス）毎にバス調停
を行うことが、システムバスＢＵＳの使用効率の向上と
いう点では最も好ましい。
である場合について説明したが、３台以上の場合にも同
様に適用可能であり、Ｉ／Ｏ機器の台数についても同様
である。また、前記実施例では、システムバスＢＵＳを
３分割する場合について説明したが、これに限るもので
はない。但し、システムバスＢＵＳに接続されるＩ／Ｏ
機器のデータ幅のうち、最も小さいデータ幅を単位に分
割して、その分割されたバス（単位バス）毎にバス調停
を行うことが、システムバスＢＵＳの使用効率の向上と
いう点では最も好ましい。
【００２６】
【発明の効果】以上詳述したようにこの発明によれば、
異なるデータ幅の入出力機器が接続されるバスを所定バ
ス幅の複数の単位バスに分割し、各単位バス毎にバス調
停を行う構成としたことにより、或るバスマスタがバス
使用中であっても一部のバス幅しか使用されていない場
合には、別のバスマスタがその残り部分を利用してデー
タ幅の小さいＩ／Ｏ機器をアクセスすることが可能とな
り、このようなデータ幅の小さいＩ／Ｏ機器へのアクセ
ス頻度が高いシステムでは、バスの使用効率が著しく高
まり、システム性能が大きく向上する。
異なるデータ幅の入出力機器が接続されるバスを所定バ
ス幅の複数の単位バスに分割し、各単位バス毎にバス調
停を行う構成としたことにより、或るバスマスタがバス
使用中であっても一部のバス幅しか使用されていない場
合には、別のバスマスタがその残り部分を利用してデー
タ幅の小さいＩ／Ｏ機器をアクセスすることが可能とな
り、このようなデータ幅の小さいＩ／Ｏ機器へのアクセ
ス頻度が高いシステムでは、バスの使用効率が著しく高
まり、システム性能が大きく向上する。
【図１】この発明のバス調停方式を適用する計算機シス
テムの一実施例を示すブロック構成図。
テムの一実施例を示すブロック構成図。
ＢＵＳ…システムバス、ＢＵＳ１〜ＢＵＳ３…単位バス
、１１〜１３…Ｉ／Ｏ機器、２１〜２３…バスマスタ、
３０…バス調停部、３１〜３３…バスアビタ。
、１１〜１３…Ｉ／Ｏ機器、２１〜２３…バスマスタ、
３０…バス調停部、３１〜３３…バスアビタ。
Claims (1)
- 【請求項１】 異なるデータ幅の入出力機器が接続さ
れるバスを備えた計算機システムにおいて、上記バスを
構成する所定バス幅の複数の単位バスと、上記バスを介
して上記入出力機器をアクセスする複数のバスマスタと
、このバスマスタからのアクセス要求を受けて上記単位
バス毎にバス調停を行うバス調停手段と、を具備し、上
記バスマスタは、上記バス調停手段により、所望の入出
力機器をアクセスするのに必要な幾つかの上記単位バス
の使用が全て許可された場合に、同入出力機器をアクセ
スすることを特徴とするバス調停方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP980991A JPH04245363A (ja) | 1991-01-30 | 1991-01-30 | バス調停方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP980991A JPH04245363A (ja) | 1991-01-30 | 1991-01-30 | バス調停方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04245363A true JPH04245363A (ja) | 1992-09-01 |
Family
ID=11730505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP980991A Pending JPH04245363A (ja) | 1991-01-30 | 1991-01-30 | バス調停方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04245363A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996041274A1 (en) * | 1995-06-07 | 1996-12-19 | Advanced Micro Devices, Inc. | Dynamically reconfigurable data bus |
-
1991
- 1991-01-30 JP JP980991A patent/JPH04245363A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996041274A1 (en) * | 1995-06-07 | 1996-12-19 | Advanced Micro Devices, Inc. | Dynamically reconfigurable data bus |
| US5901332A (en) * | 1995-06-07 | 1999-05-04 | Advanced Micro Devices Inc. | System for dynamically reconfiguring subbusses of data bus according to system needs based on monitoring each of the information channels that make up data bus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621897A (en) | Method and apparatus for arbitrating for a bus to enable split transaction bus protocols | |
| KR950008227B1 (ko) | Dma 제어기를 갖는 컴퓨터 시스템 및 dma제어 방법 | |
| US5574868A (en) | Bus grant prediction technique for a split transaction bus in a multiprocessor computer system | |
| US5590299A (en) | Multiprocessor system bus protocol for optimized accessing of interleaved storage modules | |
| EP0972251A1 (en) | A method and apparatus for providing concurrent acces by a plurality of agents to a shared memory | |
| US20030126381A1 (en) | Low latency lock for multiprocessor computer system | |
| JPH0250753A (ja) | コンピュータにおける割込処理装置およびその方法 | |
| JPH028948A (ja) | コンピュータ装置において資源へのアクセスを制御する方法および装置 | |
| US5640519A (en) | Method and apparatus to improve latency experienced by an agent under a round robin arbitration scheme | |
| US6959354B2 (en) | Effective bus utilization using multiple bus interface circuits and arbitration logic circuit | |
| US5822549A (en) | Computer system and bus controller for controlling access to a computer bus | |
| US5933616A (en) | Multiple bus system bus arbitration according to type of transaction requested and the availability status of the data buffer between the buses | |
| US5931931A (en) | Method for bus arbitration in a multiprocessor system | |
| JP3766377B2 (ja) | バス制御装置及び情報処理システム | |
| JPH04245363A (ja) | バス調停方式 | |
| JPS6280753A (ja) | バス制御方式 | |
| JPH0830549A (ja) | バス制御装置 | |
| JP3415474B2 (ja) | バスブリッジ調停方式 | |
| KR100215572B1 (ko) | 인터페이스 버퍼 제어 방법 및 장치 | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPH03282955A (ja) | バスアービトレーション回路 | |
| JP3038257B2 (ja) | 電子計算機 | |
| JPH03176754A (ja) | マルチプロセッサシステム | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JP4432268B2 (ja) | バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法 |