JPH03282959A - マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の構成コ （産業上の利用分野） 本発明は複数のプロセッサ・モジュールにおける個々の
タイマ管理を確実・正確に行い得るマルチプロセッサシ
ステムに関する。

（従来の技術） 従来の一般的なマルチプロセッサシステムは、例えば第
３図に示すように複数のプロセッサ・モジュールｌａ、
ｌｂ、〜ｉｎをそれぞれシステムバス２に共通接続しζ
更にこのシステムバス２にタイマ・モジュール３と共有
メモリ４とを接続して構成される。

しかして前記タイマ・モジュール３は、そのタイマ信号
源３ａにて所定のタイマ信号を計時して現在時刻を求め
ており、その現在時刻を前記各プロセッサ・モジュール
ｌａ、ｌｂ、〜ｉｎがシステムバス２を介してそれぞれ
アクセス可能なレジスタ３ｂに格納している。このよう
なタイマΦモジュール３により計時される現在時刻を知
りたいプロセッサ・モジュールｌａ、　ｌｂ、〜１ｎは
、前記システムバス２を介して前記タイマ・モジュール
３のレジスタ３ｂをアクセスし、当該レジスタ３ｂに格
納されている現在時刻の情報を個々に読み出すことにな
る。

ところが複数のプロセッサ・モジュールが同時に現在時
刻を必要とした場合、前記システムバス２に対して同時
にバスアクセス要求を発して前記レジスタ３ｂをアクセ
スしようとするので、当然のことながら競合が生じる。

するとシステムバス２の使用権が選択的に設定されたプ
ロセッサ・モジュールだけか前記レジスタ３ｂから現在
時刻を読み出すことが可能となり、その他のプロセッサ
・モジュールはバス使用権が設定されるまで待たされる
ことになる。勿論、成るプロセッサ・モジュールがシス
テムバス２を介して共有メモリ４を使用している場合に
も、上記現在時刻を必要とするプロセッサ争モジュール
はバス使用権が付与されるまで待たされることになる。

従ってこのような場合には、現在時刻を必要としている
にも拘らず、バス使用権が設定されるまでの期間に亘っ
てレジスタ３ｂをアクセスすることができないので、結
果的にリアルタイムに現在時刻を得ることができなくな
る。

このような不具合はシステムバス２の使用頻度が高い程
、頻繁に発生し、現在時刻をリアルタイムに求めること
が益々困難になる。

また上述した如く構成されたシステムでは、データアク
セスの効率を高め、各プロセッサ争モジュールｌａ、ｌ
ｂ、〜１ｎからのシステムバス２へのアクセス頻度を少
なくする為に、前記各プロセッサ・モジュールｌａ、ｌ
ｂ、〜Ｉｎとシステムバス２との間にそれぞれキャッシ
ュメモリを設けることも多くある。このようにして設け
られる各キャッシュメモリは、通常、そのデータの一貫
性が保たれるように制御される。

ところがこの種のキャッシュメモリを備えたシステムに
おいて、前述したようにしてタイマ・モジュール３によ
り計時される現在時刻を各プロセッサ争モジュールｌａ
、１ｂ、〜１ｂがそれぞれアクセスすることを考えると
、タイマ・モジュール３が計時する現在時刻は時々刻々
変化しているので、各プロセッサ争モジュールｌａ、　
ｌｂ、〜ｌｂのキャッシュメモリにそれぞれ取り込まれ
る現在時刻は、次の瞬間には無効になってしまう。従っ
て、次に現在時刻を参照する必要が生じた場合には、改
めて前記システムバス２を介してタイマ・モジュール３
のレジスタ３ｂをアクセスすることが必要となる。

つまり、タイマ・モジュール３によって計時される現在
時刻に関しては、上述したキャッシュメモリは同等有効
に作用することはなく、結局、キャッシュメモリを備え
ていても前述した不具合は同等解消されない。

このような不具合を解消するべく、例えば第４図に示す
ように個々のプロセッサ・モジュール１ａ、１ｂ、〜ｉ
ｎにそれぞれ前述したタイマ信号源３ａとレジスタ３ｂ
とを具備したタイマ部１１を設け、各プロセッサ壷モジ
ュールｌａ、　ｌｂ、〜１ｎのプロセッサ１２がそれぞ
れ内部的に上記タイマ部１１から現在時刻を得るように
したシステムが考えられている。このように構成された
システムによれば、各ブロセツサモジュールｌａ、　ｌ
ｂ、〜１ｎのプロセッサ１２は、それぞれのモジュール
内のタイマ部１１を個々にアクセスすれば良いので、前
述したようなシステムバスの競合に起因する問題、つま
り現在時刻を求める為のアクセスに時間が掛かるような
不具合が生じることがない。

然し乍ら、各プロセッサ・モジュール１ａ、１ｂ、〜Ｉ
ｎにそれぞれ設けられるタイマ部１１の初期化は、各プ
ロセッサ・モジュールｌａ、　ｌｂ、〜Ｉｎ毎に各別に
行われる。しかも各タイマ部１１で計時される現在時刻
は、個々のタイマ信号をそれぞれ独立に計時して求めら
れる。この為、初期化設定のタイミング誤差や、各タイ
マ信号源の誤差に起因し、各プロセッサ・モジュールｌ
ａ、ｌｂ、〜Ｉｎのタイマ部１１でそれぞれ計時される
現在時刻に誤差が生じ易い。

従って複数のプロセッサ・モジュールｌａ、　ｌｂ、〜
１ｎにおいて、そのプロセッサ１２がそれぞれ同時にそ
のモジュール内のタイマ部１１をアクセスしたとしても
、これらの各プロセッサ１２が正確に同じ現在時刻を得
ると云う保証はない。故に、マルチプロセッサシステム
のデバッグや各種イベントの発生時刻を記録するべく上
述したタイマを利用するには問題がある。

（発明が解決しようとする課題） このように従来のバス結合型のマルチプロセッサシステ
ムにおいては、複数のプロセッサ・モジュールがシステ
ムバスを介して接続されたタイマ・モジュールをアクセ
スして現在時刻の情報を得ようとしても、バス競合に起
因する遅れによって正確に現在時刻を読み取ることがで
きないことが往々にして生じると云う不具合があった。

しかもこのような不具合は、キャッシュメモリを用いて
も解消することができなかった。

これに対して各プロセッサ・モジュールにそれぞれタイ
マ一部を設けた場合には、上述した不具合を解消できる
が、その反面、各タイマ一部によりそれぞれ計時される
現在時刻を正確に一致させることが困難であり、結局、
複数のプロセッサ・モジュール間でそれぞれ正確な現在
時刻を得ることができないと云う問題があった。

本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、複数のプロセッサ・モジュール
においてそれぞれ正確に現在時刻を得ることのできる簡
易で実用性の高い構成のマルチプロセッサシステムを提
供することにある。

［発明の構成コ （課題を解決するための手段） 本発明は、複数のプロセッサ・モジュールを相互に接続
して構成されるマルチプロセッサシステムに係り、 前記各プロセッサ・モジュールにそのプロセッサからア
クセス可能なタイマをそれぞれ設け、これらの各タイマ
を同一のタイマ初期化信号、例えばシステムリセット信
号を用いて同時に初期化すると共に、同一のタイマ信号
、例えばシステムクロック信号、またはこのシステムク
ロック信号を分周してなる信号を用いてそれぞれ駆動す
るようにしたことを特徴とするものである。

更に前記各タイマとは別に、システムの稼働時・非稼動
時に拘ることなく定常的に動作する基準タイマを設け、
前記各タイマを初期化する際、前記基準タイマにより計
時される現在時刻を前記各プロセッサ・モジュールから
それぞれアクセス可能なレジスタに退避させるようにし
たことを特徴とするものである。

そしてレジスタに退避された時刻を、前記タイマが初期
化された後に計時している時刻に対する現在時刻の算出
に用いるようにしたことを特徴とするものである。

（作　用） このように構成されたシステムによれば、各プロセッサ
・モジュールにそれぞれ設けられたタイマを、そのシス
テム起動時にシステムリセット信号を用いて同時に初期
化し、その後、システムクロック信号を共通に用いて前
記各タイマをそれぞれ駆動するので、各プロセッサ・モ
ジュールに設けられた各タイマがそれぞれ計時する時刻
を常に相互に等しくすることができる。

従ってプロセッサ・モジュールのプロセッサが現在時刻
の参照を必要とするとき、システムバスを介することな
くそのプロセッサ・モジュール内のタイマから現在時刻
を直接読み込むことができるので、従来システムのよう
なバスアクセスの競合に起因するアクセス遅れが生じる
ことがない。

この結果、複数のプロセッサが同時に現在時刻を参照す
る必要がある場合でも、各プロセッサはそれぞれ同時に
現在時刻を得ることが可能となる。

また上述した構成によれば、現在時刻のアクセスにシス
テムバスが使用されることがないのでシステムバスの使
用頻度が軽減され、バストラフィックの問題が軽減され
る。この結果、システム全体の性能低下を未然に防ぐこ
とが可能となる。

（実施例） 以下、図面を参照して本発明の一実施例に係るマルチプ
ロセッサシステムについて説明する。

第１図は第１の実施例システムの概略構成を示すブロッ
ク図で、ｌａ、　ｌｂ、〜１ｎはそれぞれシステムバス
２に接続されたプロセッサ・モジュール、４は上記シス
テムバス２に接続されて前記プロセッサ・モジュールｌ
ａ、ｌｂ、〜Ｉｎに共用される共有メモリである。

しかしてこのシステムが特徴としている点は、前記各プ
ロセッサ・モジュールｌａ、Ｉｂ、〜１ｎに、そのプロ
セッサ１２によりアクセスされるタイマ一部１１をそれ
ぞれ設け、これらのタイマ一部１１を前記各プロセッサ
・モジュール１ａ、１ｂ、〜ｉｎに対して共通に設けら
れたタイマ信号発生器１３からのタイマ信号、例えばシ
ステムクロック信号を用いて同時に駆動し、各タイマ一
部１１にてそれぞれ計時される現在時刻をそれぞれレジ
スタ３ｂに格納するようにした点にある。また前記各プ
ロセッサ・モジュール１ａ、ｌｂ、〜１ｎにそれぞれ設
けられたタイマ部１１を、システムに共通なタイマ初期
化信号、例えばシステムリセット信号を用いて一斉に初
期化するようにした点を特徴としている。

即ち、タイマ信号発生器１３は所定周期のタイマ信号（
例えばシステムクロック信号またはその分周信号）を発
生しており、各プロセッサ・モジュールｌａ、　ｌｂ、
〜Ｉｎにそれぞれ設けられたタイマ部１１は、システム
リセット信号等の初期化信号を受けてそれぞれ一斉に初
期化された後、上記タイマ信号をカウントする。このタ
イマ信号のカウントにより、各プロセッサ・モジュール
ｌａ、　ｌｂ、〜１ｎのタイマ部１１におけるレジスタ
３ｂは、現在時刻を示す保持データを［１］ずつインク
リメントすることになる。

尚、前記初期化信号は、システムの起動時に１回発せら
れるシステムリセット信号であっても良いし、成るプロ
セッサ・モジュールが所定のプログラムに従って発生す
るリセット信号であっても良い。

かくしてこのように構成されたシステムによれば、各プ
ロセッサ・モジュールｌａ、　ｌｂ、〜ｉｎにそれぞれ
設けられたタイマ部１１は、共通のタイミングで一斉に
初期化された後、同一のタイマ信号を同時にカウントし
て現在時刻をそれぞれ求めるので、これらの各タイマ部
ＩＩにそれぞれ得られる現在時刻は全て等しいものとな
る。しかも各プロセッサ１２が現在時刻を必要とする場
合には、そのプロセッサ・モジュール内に設けられてい
るタイマ部１１を他のプロセッサとは独立にアクセスす
れば良いので、リアルタイムに現在時刻を参照すること
が可能となる。

従ってデパックの目的的の為の各プロセッサ１２の処理
内容の正確なタイムチャートを作成する等の用途に有効
に利用することが可能となる。

またこのようなシステム構成によれば、現在時刻の参照
にシステムバス２をアクセスする必要がないので、複数
のプロセッサ１２が同時に現在時刻を参照する必要があ
る場合でも、従来システムのようなバス競合が生じるこ
とがない。換言すれば他のプロセッサの干渉を受けるこ
となしに、それぞれ独立に現在時刻をアクセスすること
が可能となる。この結果、頻繁に現在時刻を参照するデ
ータベース管理を行うような場合であっても、各プロセ
ッサ１２はリアルタイムに現在時刻を参照することが可
能となる。

またプロセッサ・モジュール１ａ、ｌｂ、〜１ｎとシス
テムバス２との間にキャッシュメモリがそれぞれ設けら
れる場合であっても、各プロセッサ１２はキャッシュメ
モリの機能に左右されることなく、上述したようにそれ
ぞれリアルタイムに現在時刻を求めることができ、従来
システムでの不具合を効果的に解消することができる。

ところで上述したシステムでは、各プロセッサ・モジュ
ールｌａ、　ｌｂ、〜ｉｎにそれぞれ設けられたタイマ
部１１は、システムリセット信号を受けた時点からの経
過時間をそれぞれ計時することになる。

然し乍ら、システム仕様としては上述した経過時間では
なく、標準時としての現在時刻を求めたいことがしばし
ばある。

このような場合には、例えばそのシステムを第２図に示
すように構成すれば良い。

この第２図に示すシステムは、前記システムバス２にバ
ックアップ電源にてバックアップされ、システム稼働時
および非稼働時に拘らず常に所定周期のタイマ信号を発
生し、且つこのタイマ信号を計時して現在時刻を得る基
準タイマ１４を設けている点を特徴とする。しかしてこ
の基準タイマ１４は、前記所定周期のタイマ信号を発生
するタイマ信号源３ａを備えると共に、このタイマ信号
を定常的に計時して得られる現在時刻を格納する第１の
レジスタ３ｂと、前述したタイマ初期化信号（システム
リセット信号）を受けたとき、その時点の現在時刻を対
比格納する第２のレジスタ３ｃを備えて構成される。

尚、各プロセッサーモジニールｌａ、１ｂ、〜Ｉｎは、
この第３図では内部バスを介してタイマ部１１とプロセ
ッサ１２とを接続し、更にその内部バスにローカルメモ
リ１５を接続した構成例について示しているが、基本的
には先の第１図に示した実施例システムと同様に構成さ
れる。

しかしてこのように構成されたシステムでは、各プロセ
ッサ・モジュールｌａ、ｌｂ、〜１ｎにそれぞれ設けら
れたタイマ部１１は、システムリセット信号を受けて一
斉に初期化された後、共通なタイマ信号をそれぞれ同時
に計時して各モジュールに共通な現在時刻を求める。こ
のような計時動作が行われる各タイマ部１１に比較して
前記基準タイマ１４は、前記各タイマ部１１がそれぞれ
初期化されるとき、そのシステムリセット信号を受けて
前記レジスタ３ｂに得られている現在時刻Ｔｏを第２の
レジスタ３ｃに退避させ、これを保存するように構成さ
れている。この第２のレジスタ３ｃは前記各プロセッサ
・モジュールｌａ、ｌｂ、〜ｉｎがシステムバス２を介
して適宜アクセス可能に設けられており、各プロセッサ
１２は上記第２のレジスタ８ｃに退避保存されたシステ
ムリセット時の時刻Ｔｅを適宜参照読み出しし得るよう
になっている。

ここで前記各プロセッサ・モジュールｌａ、　ｌｂ、〜
１ｎのタイマ部１１が計時している現在時刻は、前述し
たシステムリセット信号により初期化された後のシステ
ム固有な時刻である。これに対して基準タイマ１４が計
時している時刻は、システムの稼働・非稼働に拘らず定
常的に計時されているものであるから絶対的な時刻であ
ると云える。そして上述したシステムリセット信号によ
る初期化時点の時刻Ｔｃは、基準タイマ部１４のレジス
タ８ｃに保存されている。

しかしてプロセッサ・モジュール１ａ、１ｂ、〜１ｎが
絶対的な現在時刻を必要とするとき、そのプロセッサ１
２はシステムバス２を介して基準タイマ１４をアクセス
し、前記レジスタ３ｃに退避されている初期化時の時刻
Ｔｃを読み出す。そしてそのプロセッサ・モジュールの
タイマ部１１で計時されている現在時刻Ｔｏを読み出し
、これらの時刻情報から絶対的な現在時刻を求めるもの
となっている。

尚、絶対的な現在時刻は、上記各時刻Ｔｏ、Ｔｃの単位
系が等しい場合には、［Ｔｏ　＋Ｔｅ　］として算出さ
れる。

このようにして求められる絶対的な現在時刻は、各プロ
セッサ１２がレジスタ３ｃをアクセスするタイミングが
異なっていても、その時間差分だけタイマ部１１により
求められる現在時刻Ｔｏが進んでいることから、常に正
確に絶対的な現在時刻が求められることになる。

尚、前記各プロセッサーモジニール１ａ、１ｂ、〜Ｉｎ
のローカルメモリ１５に現在時刻Ｔｏの情報を格納して
おけば、−々タイマ部１１をアクセスする必要がなくな
るので、その分、絶対的な現在時刻を−早く求めること
が可能となる。

かくしてこのように構成されたシステムによれば、先の
実施例の効果に加えて、常に正確に絶対的な現在時刻を
簡易に求めることが可能となる。

尚、本発明は上述した実施例に限定されるものではなく
、その要旨を逸脱しない範囲で種々変形して実施可能で
あることは勿論のことである。当然のことながら、各プ
ロセッサがそれぞれキャッシュメモリを備えたシステム
にも適用可能なことは云うまでもない。

［発明の効果］ 以上説明したように本発明によれば、マルチプロセッサ
システムを構築する複数のプロセッサ・モジュールにそ
れぞれタイマを設け、これらの各タイマを共通なタイマ
初期化信号により一斉に初期化した後、同一のタイマ信
号を用いてそれぞれ同時に計時駆動するので、各タイマ
によりそれぞれ計時される時刻を正確に一致させること
が可能となる。そしてこれらの各タイマにより計時され
る時刻を各プロセッサ・モジュール毎にそれぞれ内部的
にアクセスさせて読み出すことが可能となるので、他の
プロセッサとの間での干渉を招くことなくリアルタイム
に現在時刻をそれぞれ求めることを可能とする等の実用
上多大なる効果が奏せられる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るマルチプロセッサシス
テムの概略構成を示すブロック図、第２図は本発明の別
の実施例システムの概略構成を示すブロック図、第３図
および第４図はそれぞれ従来システムの問題点を説明す
る為の図である。 １ａ、１ｂ、〜１ｎ・・・プロセッサ・モジュール、２
・・・システムバス、３・・・タイマ・モジュール、３
ａ・・・タイマ信号源、３ｂ・・・レジスタ、３ｃ・・
・レジスタ、４・・・共有メモリ、１１・・・タイマ部
、１２・・・プロセッサ、１３・・・タイマ信号発生器
、１４・・・タイマ信号源、１５・・・ローカルメモリ
。

Claims (4)

【特許請求の範囲】
1. （１）複数のプロセッサ・モジュールを相互に接続して
   構成されるマルチプロセッサシステムにおいて、 前記各プロセッサ・モジュールにそのプロセッサからア
   クセス可能なタイマをそれぞれ設け、これらの各タイマ
   を同一のタイマ初期化信号により同時に初期化すると共
   に、同一のタイマ信号によりそれぞれ駆動してなること
   を特徴とするマルチプロセッサシステム。
2. （２）タイマ初期化信号としてシステムリセット信号を
   用いると共に、タイマ信号としてシステムクロック信号
   、またはこのシステムクロック信号を分周してなる信号
   を用いることを特徴とする請求項（１）に記載のマルチ
   プロセッサシステム。
3. （３）複数のプロセッサ・モジュールを相互に接続して
   構成されるマルチプロセッサシステムにおいて、 前記各プロセッサ・モジュールにそのプロセッサからア
   クセス可能なタイマをそれぞれ設けると共に、システム
   の稼働時・非稼動時に拘ることなく定常的に動作する基
   準タイマを設け、前記各タイマを同一のタイマ初期化信
   号により同時に初期化すると共に、同一のタイマ信号に
   よりそれぞれ駆動し、前記各タイマを前記タイマ初期化
   信号を用いて同時に初期化する際、前記基準タイマによ
   り計時される現在時刻を前記各プロセッサ・モジュール
   からそれぞれアクセス可能なレジスタに退避させること
   を特徴とするマルチプロセッサシステム。
4. （４）レジスタに退避された時刻は、各プロセッサ・モ
   ジュールにそれぞれ設けられたタイマが初期化された後
   に計時している時刻に対する現在時刻の算出に用いられ
   ることを特徴とする請求項（３）に記載のマルチプロセ
   ッサシステム。