JPH03283528A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は１反射または回折光を利用して半導体装置の各
層間を高精度に位置合わせする半導体集積回路装置に関
する。

〔従来の技術〕

近年、半導体１１ｍ回路装置の高密度化が進むにつれて
、製造工程における半導体集積回路装置の位置合わせは
、より高精度化が要求されている。

従来、製造工程における半導体集積回路装置の位置合わ
せに用いるマークは、集積回路が描かれているチップ中
に配置する場合と、スクライブライン中に配置する場合
とがある。

〔発明が解決しようとする課題〕

チップ中に位置合わせマークを入れるためには、その部
分だけ余分な面積が必要となって、チップが大きくなり
、東桔回路を高速化、低価格化にするために必要なチッ
プの小型化に対して、極めて不都合となる欠点があった
。

方、スクライブ線中に位置合わせマークを入れた場合は
、通常エツチングによりスクライブライン部分がチップ
部分に比べて表面が削られて凹状態になり、段差ができ
ていて、この段差にホトレジストを塗布したり、ＣＶＤ
などで膜成長を行なうと凸部では膜厚が薄く、そして、
四部では膜厚が厚く形成される。特に、凹部であるスク
ライブラインの中では、段差の端部で最も膜厚が薄く、
中央部では、Ｓ厚が比較的薄く形成される。このように
ホトレジスト。

ＣＶＤ等の膜厚が不均一である場所に位置合わせマーク
があるので、位置合わせマーク検出用の光の反射や回折
が不安定になり、位置合わせ精度が低下するという欠点
があった。なお、前者の位置合わせマークをチップ内に
配置した場合は、後者のスクライブ線中に設けた場合は
ど凹凸の影響が顕著ではないが、チップ中の回路パター
ンの凹凸は、今後さらに要求される高精度な位置合わせ
を遂行する上で無視できない。

本発明の目的は、上記の事情に鑑み、高精度に位置合わ
せが可能な半導体集積回路装置を提供することにある。

〔課題を解決するための手段〕

本発明の半導体集積回路装置は１位置合わせマークから
等しい距離に、その周囲全体を取り囲んで、均一幅の凸
パターンを形成したものである。

〔作用〕 半導体集積回路装置は、位置合わせマークから等しい距
離に１位置合わせマークの周囲全体を取り囲む幅が均一
な凸パターンが形成されているので、ホトレジストなど
を塗布したり。

ＣＶＤなどの膜成長のプロセスを経た後でも、位を合わ
せマーク部分の対称性を保持する。そのため、精度を低
下させることなく非常に高精度な位置合わせができる。

〔実施例〕

以下１本発明の一実施例を図面を参照して説明する。こ
の実施例は、スクライブライン中に位置合わせマークを
形成したものである。

第１図は、半導体集積回路装置の平面図で。

第２図は第１図中Ａ−Ａ’線断面図である。

図において、１は位置合わせマークで、この位置合わせ
マークｌは半導体基板に形成されたチップ２ａ、２ｂを
各小片に切り離すためのスクライブライン３中に形成さ
れている。４ａ。

４ｂは、チップ２ａ、２ｂ中に形成された回路パターン
領域である０位置合わせマークｌの周辺から等しい距離
を隔てて、同一幅で取り囲むように凸パターン５が形成
されている。

そのために、第２図に図示したように、位置合わせマー
ク１の周辺は、位置合わせマーク１の全体を等距離・回
−幅で取り囲むように凸パターン５が形成されているの
で、対称性が良い。

また、ホトレジスト６を塗布した後でも対称性が保持さ
れるので１位置合わせマーク１の上方Ｈから７ライメン
ト光を照射して、位置合わせマークｌの各々のエツジか
ら得られる散乱光ｌａ、ｌｂを利用して位置合わせを行
なう方法においては、第３図に示すように検出されるア
ライメント信号の対称性も非常に良くなり１位置合わせ
マークｌの中心位置を正確に検出できる。

次に回折格子を利用して位置合わせを行なう方法によ番
別の実施例を第４図〜第６図を参照して説明する。

第４図は、実施例の半導体集積回路装置の平面図で、第
５図は第４図φＢ−Ｂ’線断面図で、第６図は第４図中
Ｃ−Ｃ’線断面図である。

図からもり」らかなように、スクライブライン３中に８
個の長方形のパターンからなる回折パターンを位置合わ
せマーク７として設けである０位置合わせは、長方形の
アライメント光を、位置合わせマーク７のＢ−Ｂ’力方
向スキャンすることで行なう、アライメント光が位置合
わせマーク７上に照射されるときに、個々の長方形パタ
ーンからの光字干渉により回折格子が生ずる。前述した
実施例と同様に位置合わせマーク７が非常に対称性を有
している。従って、位置合わせマーク７から生じる回折
格子が第４図に示したＢ−Ｂ’線方向にある距離だけシ
フトする。その結果１位置合わせマーク７の本来の位置
からズして位置を検出することが無くなる。

また、位置合わせマーク７が非常に対称性を有している
ので、位置合わせマーク７から生じる回折格子は１位を
合わせマーク７全体（回折パターン全体）の中心に対し
て対称で、がっ。

ｃ−ｃ’線方向に規則的に形成される。その１果、対称
性の良いアライメント信号が得られ、正確に位置検出を
行なうことができる。その９度は、従来０．３ｐｍ程度
であったのが、この３施例においては、　０．１５μｍ
程度の精度となまた。

〔発明の効果〕

以上説明したように１本発明の半導体集積仏語装置は、
位置合わせマークから等しい距曙に、位置合わせマーク
の周囲全体を取り囲む報が均一な凸パターンを形成する
ことによって。

ホトレジストあるいはＣＶＤ膜などを半導体厚板上に形
成してもその対称性が維持される。これによって、精度
を低下させることなく非常に高精度に位置合わせが可能
となる優れた効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の半導体集積回路装置の平面
図、第２図は第１図中Ａ−Ａ’線断面図、第３図はアラ
イメント信号の波形図、第４図は本発明の別の実施例の
半導体集積回路装置の平面図、第５図は第４図中Ｂ−Ｂ
’線断面図、第６図は第４図中ｃ−ｃ’線断面図である
。 １．７・・・位置合わせマーク、 ２ａ、２ｂ・・・チップ。 ３・・・スクライブライン、 ４ａ、４ｂ・・・回路パターン領域。 ５・・・凸パターン。

Claims (1)

【特許請求の範囲】
1. 　半導体装置の製造工程で各層間の位置合わせを行なう
   ための位置合わせマークが半導体基板上に形成されてい
   る半導体集積回路装置において、前記位置合わせマーク
   から等しい距離に、その周囲全体を取り囲んで、均一幅
   の凸パターンが形成されていることを特徴とする半導体
   集積回路装置。