JPH03283620A

JPH03283620A - 半導体装置

Info

Publication number: JPH03283620A
Application number: JP8523090A
Authority: JP
Inventors: Hideaki Kuroda; 英明黒田; Hiroshi Umebayashi; 拓梅林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-03-30
Filing date: 1990-03-30
Publication date: 1991-12-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体装置に関し、特に、表面平坦化用の層
間絶縁膜としてヒ素シリケートガラス膜を用いる半導体
装置に適用して好適なものである。

〔発明の概要〕

本発明は、第１の窒化シリコン膜と、第１の窒化シリコ
ン膜上に形成されたヒ素シリケートガラス膜と、ヒ素シ
リケートガラス膜上に形成された第２の窒化シリコン膜
とを有する半導体装置において、第１の窒化シリコン膜
とヒ素シリケートガラス膜との間及びヒ素シリケートガ
ラス膜と第２の窒化シリコン膜との間にヒ素が拡散可能
な絶縁膜がそれぞれ形成されている。これによって、熱
処理によりヒ素シリケートガラス膜に気泡が発生したり
クラックが発生したりするのを防止することができる。

また、本発明は、ホウ素リンシリケートガラス膜と、ホ
ウ素リンシリケートガラス膜上に形成され、かつその上
に金属配線が形成されたヒ素シリケートガラス膜とを有
し、半導体基板中に形成された拡散層に対する金属配線
のコンタクト部の近傍のホウ素リンシリケートガラス膜
が除去されている。これによって、熱処理によりヒ素シ
リケートガラス膜に気泡が発生したりクラックが発生し
たりするのを防止することができるとともに、ホウ素リ
ンシリケートガラス膜からのリンの外方拡散による拡散
層に対する金属配線のコンタクト不良の発生を防止する
ことができる。

〔従来の技術〕

多層の多結晶シリコン（Ｓｉ　）配線やポリサイド配線
の上層配線としてアルミニウム（ＡＩ）配線のような金
属配線を形成した半導体装置がある。このような多層配
線を用いた半導体装置においては、ＡＩ配線のような金
属配線の下層の眉間絶縁膜ばかりでなく、多結晶Ｓｉ配
線やポリサイド配線の間の層間絶縁膜にも低融点ガラス
膜を用い、この低融点ガラス膜のりフローを行うことに
より表面を平坦化する必要がある。

このような表面平坦化に適した低融点ガラス膜の一種に
ヒ素シリケートガラス（Ａｓ　Ｓ　Ｇ　）膜がある。こ
のＡｓ５Ｇ膜を層間絶縁膜として用いる場合には、後の
工程で行われる熱処理によりこのＡｓ５Ｇ膜中のＡｓが
外部に拡散するのを防止するために、不純物拡散を防止
することができる窒化シリコン（Ｓｔ　Ｎ　）膜でこの
Ａｓ５Ｇ膜の上下をはさんだ構造とする必要がある。す
なわち、例えば第４図Ａに示すように、Ｓｉ基板１０１
上に第１層目のＳｉＮ膜１０２を形成し、このＳｉＮ膜
１０２上に第１層目のＡｓ５Ｇ膜１０３を形成した後、
このＡｓ５Ｇ膜１０３上に第２層目のＳｉＮ膜１０４を
形成することによって、Ａｓ５Ｇ膜１０３の上下がＳｉ
Ｎ膜１０２゜１０４ではさまれた構造を形成する。そし
て、ＳｉＮ膜１０４上に第２層目のＡｓ５Ｇ膜１０５を
形成する。

なお、特開昭６２−６０２２８号公報には、Ａｓ５Ｇ膜
をリフローが起きない温度に加熱してこのＡｓ５Ｇ膜に
含有されるガス成分を除去した後にリフロー温度で加熱
を行うことにより、このＡｓ５Ｇ膜中に気泡が発生する
のを防止するようにした半導体装置の製造方法が提案さ
れている。

〔発明が解決しようとする課題〕

上述のように表面平坦化用の層間絶縁膜としてＡｓ５Ｇ
膜を用いた場合には、次のような問題が生じる。すなわ
ち、第４図Ａに示すようにＡｓ５Ｇ膜１０３の上下がＳ
ｉＮ膜１０２，１０４ではさまれた構造を形成した後に
行われる熱処理により、第４図Ｂに示すように、第１層
目のＡｓ５Ｇ膜１０３中に気泡１０６が発生したり、こ
の第１層目のＡｓ５Ｇ膜１０３にクラックが発生したり
してしまう。

本発明者の知見によれば、これはその上下がＳｉＮ膜１
０２，１０４ではさまれた第１層目のＡｓ５Ｇ膜１０３
に特有の問題であり、第２層目のＡｓ５Ｇ膜１０５では
このような問題は生じない。

上述のように第１層目のＡｓ５Ｇ膜１０３中に気泡１０
６が発生する原因は必ずしも明らかではないが、例えば
次のような説明が考えられる。すなわち、ＳｉＮ膜１０
２，１０４にはＡｓの拡散を防止する働きがあるため、
熱処理を行った場合には、これらのＳｉＮ膜１０２，１
０４とＡｓ５Ｇ膜１０３との界面にこのＡｓ５Ｇ膜１０
３中のＡｓが析出する。

その結果、このＡｓｓ　Ｇ＃　１０３中のＡｓが欠乏し
た状態となり、それにより過剰となった酸素がガスとな
ってこのＡｓ５Ｇ膜１０３中に気泡１０６が発生する。

一方、表面平坦化用の眉間絶縁膜としては、ホウ素リン
シリケートガラス（ＢＰＳＧ）膜も用いられている。し
かし、このＢＰＳＧ膜をＡＩ配線のような金属配線の下
地の層間絶縁膜として用いた場合には、次のような問題
が生じる。すなわち、この金属配線を例えばｐ゛型の拡
散層にコンタクトさせる必要がある場合には、そのため
のコンタクトホールをＢＰＳＧ膜に形成する必要がある
が、この場合にはその後に行われる熱処理時にこのＢＰ
ＳＧ膜中のＰ（ｎ型不純物）が外方拡散（アウトディフ
ユージョン）してこのコンタクトホール内のｐ゛型抵拡
散層オートドーピングされる。そして、このオートドー
ピングされたＰによりｐ０型拡散層中のｐ型不純物が補
償される結果、このｐ゛型抵拡散層抵抗が増大し、この
ｐ゛型抵拡散層対する金属配線のコンタクト不良が発生
してしまう。

従って本発明の目的は、熱処理によりヒ素シリケートガ
ラス膜に気泡が発生したりクラックが発生したりするの
を防止することができる半導体装置を提供することにあ
る。

本発明の他の目的は、ホウ素リンシリケートガラス膜か
らのリンの外方拡散による拡散層に対する金属配線のコ
ンタクト不良の発生を防止することができる半導体装置
を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために一１本発明は、第１の窒化シ
リコン膜（４）と、第１の窒化シリコン膜（４）上に形
成されたヒ素シリケートガラス膜（６）と、ヒ素シリケ
ートガラス膜（６）上に形成された第２の窒化シリコン
膜（９）とを有する半導体装置において、第１の窒化シ
リコン膜（４）とヒ素シリケートガラス膜（６）との間
及びヒ素シリケートガラス膜（６）と第２の窒化シリコ
ン膜（９）との間にヒ素の拡散が可能な絶縁膜（５゜７
）がそれぞれ形成されている。

ここで、ヒ素の拡散が可能な絶縁膜（５，７）としては
、二酸化シリコン（Ｓｉ　Ｏ□）膜やリンシリケートガ
ラス（ＰＳＧ）膜などのほか、ＢＰＳＧ膜やホウ素シリ
ケートガラス（ＢＳＧ）膜などを用いることができる。

また、本発明は、半導体装置において、ホウ素リンシリ
ケートガラス膜（３１）と、ホウ素リンシリケートガラ
ス膜（３１）上に形成され、かつその上に金属配線（３
４）が形成されたヒ素シリケートガラス膜（３３）とを
有し、半導体基板（２２）中に形成された拡散層（２８
）に対する金属配線（３４）のコンタクト部の近傍のホ
ウ素リンシリケートガラス膜（３１）が除去されている
。

〔作用〕

上述のように構成された本発明の第１の発明による半導
体装置によれば、第１の窒化シリコン膜（４）とヒ素シ
リケートガラス膜（６）との間及びヒ素シリケートガラ
ス膜（６）と第２の窒化シリコン＊（９）との間にヒ素
の拡散が可能な絶縁膜（５，７）がそれぞれ形成されて
いるので、熱処理時にヒ素シリケートガラス膜（６）中
のヒ素はこれらの絶縁膜（５，７）中を拡散することが
でき、従って従来のようにヒ素シリケートガラス膜と窒
化シリコン膜との界面にヒ素が析出する問題はなくなる
。これによって、熱処理によりヒ素シリケートガラス膜
（６）中に気泡が発生するのを防止することができる。

また、ヒ素シリケートガラス膜（６）と第２の窒化シリ
コン膜（９）との間に形成されたヒ素の拡散が可能な絶
縁膜（７）により、熱処理時にヒ素シリケートガラス膜
（６）に生じる応力を緩和することができる。これによ
って、熱処理によりヒ素シリケートガラス膜（６）にク
ラックが発生するのを防止することができる。

また、本発明の第２の発明による半導体装置によれば、
ヒ素シリケートガラス膜（３３）はその上に金属配線（
３４）が形成される上層の眉間絶縁膜として用いられる
ことから、熱処理によりこのヒ素シリケートガラス膜（
３３）に気泡が発生したりクラックが発生したりするお
それはない。

また、半導体基板（２２）中に形成された拡散層（２８
）に対する金属配線（３４）のコンタクト部の近傍のホ
ウ素リンシリケートガラス膜（３１）が除去されている
ので、金属配線（３４）を拡散層（２８）にコンタクト
させるためのコンタクトホール（Ｃ）にはホウ素リンシ
リケートガラス膜（３１）が露出しない構造となる。こ
のため、ホウ素リンシリケートガラス膜（３１）からの
リンの外方拡散により拡散層（２８）にリンがオートド
ーピングされる問題がなくなる。これによって、拡散層
（２８）に対する金属配線（３４）のコンタクト不良の
発生を防止することができる。

〔実施例〕

以下、本発明の実施例について図面を参照しながら説明
する。

第１図は本発明の第１実施例による半導体装置を示す。

第１図に示すように、この第１実施例による半導体装置
においては、図示省略したトランジスタなどが形成され
たＳｉ基板１上に例えば５ｉＯｚ膜のような絶縁膜２が
形成され、この絶縁膜２上に例えば多結晶Ｓｔ配線やポ
リサイド配線や高融点金属配線のような配線３が形成さ
れている。この配線３は、不純物拡散防止用の第１層目
のＳｉＮ膜４により覆われている。さらに、このＳｉＮ
膜４上には例えばＳｉｎｇ膜５が形成されている。この
Ｓｉｎ。

膜５の膜厚は、好適には１０００Å以上に選ばれる。こ
のＳｔｏｗ膜５上には、第１層目のＡｓ５Ｇ膜６が形成
されている。さらに、このＡｓ５Ｇ膜６上には例えばＰ
ＳＧ膜７が形成されている。このＰＳＧ膜７の膜厚は、
好適には１０００Å以上に選ばれ、典型的には２０００
人程度に選ばれる。このＰＳＧ膜７上には、例えば多結
晶Ｓｉ配線やポリサイド配線や高融点金属配線のような
配線８が形成されている。この配線８は、不純物拡散防
止用の第２層目のＳｉＮ膜９により覆われている。そし
て、このＳｉＮ膜９と上述のＳｉＮ膜４とにより、第１
層目のＡｓ５Ｇ膜６からＡｓが外部に拡散するのが防止
される。さらに、このＳｉＮ膜９上には第２層目のＡｓ
５Ｇ膜１０が形成されている。そして、このＡｓ５Ｇ膜
１０上に例えばＡＩ配線１１が形成されている。

次に、上述のように構成されたこの第１実施例による半
導体装置の製造方法について説明する。

第１図に示すように、まずＳｉ基板１上に形成された絶
縁膜２上に配線３を形成する。この配線３が多結晶Ｓｉ
配線である場合、この配線３は、ＣＶＤ法により全面に
多結晶Ｓｉ膜を形成し、この多結晶Ｓｉ膜に例えばＰの
ような不純物をドープして低抵抗化した後、この多結晶
Ｓｉ膜をエツチングによりパターンニングすることによ
り形成する。また、この配線３がポリサイド配線である
場合、この配線３は、Ｐのような不純物がドープされた
多結晶Ｓｉ膜上に例えばスパッタ法やＣＶＤ法により例
えばタングステンシリサイド（ＷＳｉｚ　）膜のような
高融点金属シリサイド膜を形成した後、これらの高融点
金属シリサイド膜及び多結晶Ｓｉ膜をエツチングにより
パターンニングすることにより形成する。さらに、この
配線３が高融点金属配線である場合、この配線３は、ス
パッタ法などにより高融点金属膜を全面に形成した後、
この高融点金属膜をエツチングによりパターンニングす
ることにより形成する。

次に、ＣＶＤ法により全面に第１層目のＳｉＮ膜４を形
成した後、このＳｉＮ膜４上にＣＶＤ法によりＳｉＯ□
膜５を形成する。ここで、このＳｉｎｇ膜５は、良好な
ステップカバレッジを得るために、好適にはテトラエト
キシシラン（ＴＥ０１）を反応ガスとして用いたＣＶＤ
法により形成される。

次に、このＳｉＯ□膜５上にＣＶＤ法により第１層目の
Ａｓ５Ｇ膜６を形成した後、例えば９００〜９５０°Ｃ
程度の温度で熱処理を行うことによりこのＡｓ５Ｇ膜６
のリフローを行って表面を平坦化する。

次に、ＣＶＤ法により全面にＰＳＧ膜７を形成する。次
に、このＰＳＧ膜７上に配線８を形成する。この配線８
は、配線３の形成方法と同様な方法により形成すること
ができる０次に、ＣＶＤ法により全面に第２層目のＳｉ
Ｎ膜９を形成する。次に、ＣＶＤ法により全面に第２層
目のＡｓ５Ｇ膜１０を形成した後、例えば９００〜９５
０°Ｃ程度の温度で熱処理を行うことによりこのＡｓ５
Ｃ；膜１０のリフローを行って表面を平坦化する。

次に、この第２層目のＡｓ５Ｇ膜１０上に例えばスパッ
タ法によりＡＩ膜を形成し、このＡＩ膜をエツチングに
より所定形状にパターンニングしてＡＩ配線１１を形成
し、目的とする半導体装置を完成させる。

以上のように、この第１実施例によれば、第１層目のＡ
ｓ５Ｇ膜６とその下側の第１層目のＳｉＮ膜４との間に
はＳｉＯ２膜５が形成され、この第１層目のＡｓ５Ｇ膜
６とその上側の第２層目のＳｉＮ膜９との間にはＰＳＧ
膜７が形成されているので、この第２層目のＳｉＮ膜９
の形成後に行われる熱処理時にＡｓ５Ｇ膜６中のＡｓは
これらの５ｉＯｚ膜５及びＰＳＧ膜７を通って拡散する
ことができる。このため、Ａｓ５Ｇ膜の上下にＳｉＮ膜
を直接接触させた従来の場合のように、Ａｓ５Ｇ膜とＳ
ｉＮ膜との界面にＡｓが析出する問題はなくなる。これ
によって、Ａｓ５Ｇ膜６中に気泡が発生するのを防止す
ることができる。また、Ａｓ５Ｇ膜６と第２層目のＳｉ
Ｎ膜９との間に形成されたＰＳＧ膜７により、熱処理時
にこのＡｓ５Ｇ膜６に住じる応力を緩和することができ
、これによってＡｓ５Ｇ膜６にクラックが発生するのを
防止することができる。

第２図は本発明の第２実施例による半導体装置を示す。

第２図に示すように、この第２実施例による半導体装置
においては、ｐ型またはｎ型のＳｉ基板２１中にｐウェ
ル２２が形成され、このｐウェル２２の表面に例えばＳ
ｉ０ｇ膜のようなフィールド絶縁膜２３が選択的に形成
されて素子間分離が行われている。このフィールド絶縁
膜２３で囲まれた活性領域の表面には、例えばＳｉｎ、
膜のようなゲート絶縁膜２４が形成されている。符号２
５はゲート電極を示す。このゲート電極２５は、例えば
Ｐのような不純物がドープされた多結晶ｓｉｎ！やポリ
サイド膜により形成される。ｐウェル２２中には、この
ゲート電極２５に対して自己整合的に例えばｎ゛型のソ
ース領域２６及びドレイン領域２７が形成されている。

そして、これらのゲート電極２５、ソース領域２６及び
ドレイン領域２７により、ｎチャネルＭＯ５Ｉ−ランジ
スタが形成される。一方、符号２８はｐウェル２２中に
形成された例えばｐ゛型の半導体領域を示す。また、符
号２９は５ｉＯ１膜、３０はＳｉＮ膜を示す。このＳｉ
Ｎ膜３膜上０上ＢＰＳＧ膜３１膜形１されている。

ここで、このＢＰＳＧ膜３１膜形１、ｐ１型の半導体領
域２８に対する後述のＡ１配線３４のコンタクト部の近
傍の部分は除去されている。このＢＰＳＧ膜３１上には
、例えば多結晶Ｓｉ配線やポリサイド配線のような配線
３２が形成されている。符号３３はＡｓ５Ｇ膜を示す、
このＡｓ５Ｇ膜３３の膜厚は例えば３０００〜６０００
人程度である。Ｃはコンタクトホールを示す。そして、
このコンタクトホールＣを通じてｐ゛型の半導体領域２
８にＡｌ配線３４がコンタクトしている。

次に、上述のように構成されたこの第２実施例による半
導体装置の製造方法について説明する。

第２図に示すように、まずＳｉ基板２１中にｐウェル２
２を形成した後、このｐウェル２２の表面を選択的に熱
酸化することによりフィールド絶縁膜２３を形成して素
子間分離を行った後、このフィールド絶縁膜２３で囲ま
れた活性領域の表面に熱酸化法により例えば５ｉＯ１膜
のようなゲート絶縁膜２４を形成する。次に、上述の第
１実施例における配線３，８の形成方法と同様な方法に
より、ゲート電極２５を形成する。次に、このゲート電
極２５をマスクとしてｐウェル２２中に例えばＡｓのよ
うなｎ型不純物を高濃度にイオン注入することによりｎ
゛型のソース領域２６及びドレイン領域２７を形成する
０次に、ｐウェル２２中に例えばＢのようなｐ型不純物
を高濃度にイオン注入することにより例えばｐ゛型の半
導体領域２８を形成する０次に、ＣＶＤ法により全面に
５ｉＣｈ膜２９及びＳｉＮ膜３膜管０成する。次に、Ｃ
ＶＤ法により全面にＢＰＳＧ膜３１膜形１した後、例え
ば９００〜９５０℃程度の温度で熱処理を行うことによ
りこのＢＰＳＧ膜３１膜形１ローを行って表面を平坦化
する。この後、このＢＰＳＧ膜３１膜形１、ｐ゛型の半
導体領域２８に対するＡｌ配線３４のコンタクト部の近
傍の部分をエツチング除去する。次に、上述の第１実施
例における配線３゜８の形成方法と同様な方法により、
このＢＰＳＧ膜３１上に多結晶Ｓｔ配線やポリサイド配
線のような配線３２を形成する。次に、ＣＶＤ法により
全面にＡｓ５Ｇ膜３３を形成する。次に、このＡｓ５Ｇ
膜３３、ＳｉＮ膜３膜管０ＳｉＯ２膜２９の所定部分を
エツチング除去してコンタクトホールＣを形成する。次
に、例えば９００〜９５０°Ｃ程度の温度で熱処理を行
うことによりＡｓ５Ｇ膜３３のリフローを行って表面を
平坦化する。この後、Ａ１配線３４を形成して、目的と
する半導体装置を完成させる。

以上のように、この第２実施例によれば、Ａｓ５Ｇ膜３
３はＡＩ配線３４の下地となる最上層の層間絶縁膜とし
て用いられているので、熱処理により二〇Ａｓ５Ｇ膜３
３に気泡が発生したリフラックが発生したりするおそれ
はない。また、配線３２の下地となる下層の層間絶縁膜
として用いられているＢＰＳＧ膜３１のうち、ＡＩ配線
３４のコンタクト部の近傍の部分は除去されているので
、このＢＰＳＧ膜３１からＰが外方拡散することにより
Ｐ゛型半導体領域２８にＰがオートドーピングされる問
題はなくなる。これによって、このＰのオートドーピン
グによるｐ゛型半導体領域２８に対するＡＩ配線３４の
コンタクト不良の発生を防止することができる。

なお、ＢＰＳＧ膜は不純物拡散源として用いることがで
きる。スタックドキャパシタ型メモリセルを用いたＭＯ
ＳダイナミックＲＡＭにおいて、スタックドキャパシタ
の上部電極（セルプレート）として用いられる第３層目
の多結晶Ｓｉ膜への不純物ドーピングをこのＢＰＳＧ膜
を不純物拡散源として用いて行う方法を第３図Ａ〜第３
図りを参照して説明する。

すなわち、第３図Ａに示すように、まずｐ型またはｎ型
のＳｉ基板４１中にｐウェル４２を形成した後、このｐ
ウェル４２の表面を選択的に熱酸化することにより例え
ばＳｉｎ、膜のようなフィールド絶縁膜４３を形成して
素子間分離を行う。次に、このフィールド絶縁膜４３で
囲まれた活性領域の表面に熱酸化法によりＳｉＯ□膜の
ようなゲート絶縁膜４４を形成する０次に、ＣＶＤ法に
より全面に第１層目の多結晶Ｓｉ膜を形成し、この多結
晶Ｓｉ膜に熱拡散法やイオン注入法により例えばＰのよ
うな不純物をドープして低抵抗化した後、この多結晶Ｓ
ｉ膜をエツチングにより所定形状にパターンニングして
ワード線ＷＬ、〜ＷＬ、を形成する。

なお、これらのワード線ＷＬ、〜ＷＬ４はポリサイド膜
により形成することもできる。次に、これらのワード線
ＷＬ、−ＷＬ、をマスクとしてｐウェル４２中に例えば
Ａｓのようなｎ型不純物を高濃度にイオン注入する。こ
の後、必要に応じて注入不純物の電気的活性化のための
熱処理を行う。符号４５〜４７はこのようにして形成さ
れたｎ１型の半導体領域を示す、この場合、ワード線Ｗ
Ｌ。

と半導体領域４５．４６とにより、アクセストランジス
タとしてのｎチャネルＭＯ３）ランジスタが形成される
。同様に、ワード線ＷＬ、と半導体領域４６．４７とに
より、アクセストランジスタとしてのｎチャネルＭＯ３
）ランジスタが形成される。次に、ＣＶＤ法により全面
に層間絶縁膜４８を形成する。この層間絶縁膜４８とし
ては、例えばＰＳＧ膜とＳｉＮ膜とから成る二層構造の
ものを用いる。この後、この眉間絶縁膜４８の所定部分
をエツチング除去してコンタクトホールＣｔ。

Ｃ２を形成する。

次に、第３図Ｂに示すように、ＣＶＤ法により全面に第
２層目の多結晶Ｓｉ膜４９を形成し、この多結晶Ｓｉ膜
４９に熱拡散法やイオン注入法により例えばＰのような
不純物をドープして低抵抗化した後、この多結晶Ｓｉ膜
４９をエツチングにより所定形状にパターンニングする
０次に、この多結晶Ｓｉ膜４９上に絶縁膜５０を形成す
る。この絶縁膜５０としては、例えばＳｉＯ□膜とＳｉ
、Ｎ、膜とＳｉＯ□膜とから成るＯ　Ｎ　Ｏ（Ｏｘｉｄ
ｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ）膜を用いる。次に、
ＣＶＤ法により全面に第３層目の多結晶Ｓｉ膜５１を形
成した後、この多結晶Ｓｉ膜５１をエツチングにより所
定形状にパターンニングする。これらの多結晶Ｓｉ膜５
１、絶縁膜５０及び多結晶Ｓｉ膜４９により、スタック
ドキャパシタが形成される。ここで、第３層目の多結晶
Ｓｉ膜５１がセルプレートを構成し、第２層目の多結晶
Ｓｉ膜４９が記憶ノードを構成する。

次に、第３図Ｃに示すように、ＣＶＤ法により全面にＢ
ＰＳＯ膜５２膜形２した後、熱処理を行うことによりこ
のＢＰＳＧ膜５２のリフローを行う、これによって、こ
のＢＰＳＧ膜５２の表面が平坦化されるとともに、この
ＢＰＳＧ膜５２が直接接触している第３層目の多結晶Ｓ
ｉ膜５１中にこのＢＰＳＧ膜５２からＰが拡散してこの
多結晶Ｓｉ膜５１にＰがドープされる。このようにして
多結晶Ｓｉ膜５１にＰがドープされることにより、この
多結晶Ｓｉ膜５１が低抵抗化される０例えば、ＢＰＳＧ
膜５２のＰ濃度及びＢ濃度がそれぞれ６．９重量％及び
２．６重量％であり、リフローのための熱処理を９００
℃で３０分間行った場合には、この多結晶Ｓｉ膜５１を
シート抵抗で約１にΩ／口程度に低抵抗化することがで
きる。

次に、第３図りに示すように、ＣＶＤ法により全面に眉
間絶縁膜５３を形成する。この層間絶縁膜５３としては
、例えばＰＳＧ膜とＳｉＮ膜とから成る二層構造のもの
を用いる。次に、層間絶縁膜５３、ＢＰＳＧ膜５２及び
層間絶縁膜４８の所定部分をエツチング除去してコンタ
クトホールＣ１を形成する。次に、ＣＶＤ法により全面
に第４層目の多結晶Ｓｉ膜５４を形成し、この多結晶Ｓ
ｉ膜５４に熱拡散法やイオン注入法により例えばＰのよ
うな不純物をドープして低抵抗化した後、この多結晶Ｓ
ｉ膜５４をエツチングにより所定形状にパターンニング
する。このようにして形成された所定形状の多結晶Ｓｉ
膜５４がビット線を構成する。

以上のように、スタックドキャパシタのセルプレートを
構成する第３層目の多結晶Ｓｉ膜５１へのＰのドーピン
グをＢＰＳＧ膜５２を不純物拡散源として用いて行って
いるので、従来のようにこの第３層目の多結晶Ｓｉ膜５
１に不純物をドープするために熱拡散やイオン注入など
を行う必要がなくなり、従ってその分だけ製造工程を簡
略化することができる。また、熱拡散やイオン注入など
により多結晶Ｓｉ膜に不純物ドーピングを行う従来の方
法では、この多結晶Ｓｉ膜の上層に形成される表面平坦
化用の眉間絶縁膜のりフローを行う際にこの層間絶縁膜
中の不純物がこの多結晶Ｓｉ膜にドープされるのを防止
するために、例えばＴＥ０１を反応ガスとして用いたＣ
ＶＤ法により形成されたＳｉＯ□膜及びＳｉＮ膜をこの
多結晶Ｓｉ膜上に形成する必要があったが、上述の方法
によればその必要もな（なる。

以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。

例えば、上述の第１実施例においては、Ａｓ５Ｇ膜６と
第２層目のＳｉＮ膜９との間にＰＳ（１，膜７を形成し
ているが、二のＰＳＧ膜７の代わりに例えば５ｉｆｔ膜
を形成することも可能である。また、上述の第１実施例
においては、二層のＡｓ５Ｇ膜６゜１０を用いた半導体
装置に本発明を適用した場合について説明したが、本発
明は、三層以上のＡｓ５Ｇ膜を用いた半導体装置に適用
することも可能である。

〔発明の効果〕

以上説明したように、本発明の第１の発明によれば、第
１の窒化シリコン膜とヒ素シリケートガラス膜との間及
びヒ素シリケートガラス膜と第２の窒化シリコン膜との
間にヒ素の拡散が可能な絶縁膜がそれぞれ形成されてい
るので、熱処理時にヒ素シリケートガラス膜と窒化シリ
コン膜との界面にヒ素が析出する問題がなくなり、また
熱処理時にヒ素シリケートガラス膜に生じる応力を緩和
することができる。これによって、熱処理によりヒ素シ
リケートガラス膜に気泡が発生したりクラックが発生し
たりするのを防止することができる。

また、本発明の第２の発明によれば、ヒ素シリケートガ
ラス膜はその上に金属配線が形成される上層の眉間絶縁
膜として用いられることから、熱処理によりヒ素シリケ
ートガラス膜に気泡が発生したりクラックが発生したり
するのを防止することができる。また、拡散層に対する
金属配線のコンタクト部の近傍のホウ素リンシリケート
ガラス膜が除去されているので、金属配線を拡散層にコ
ンタクトさせるためのコンタクトホール内にホウ素リン
シリケートガラス膜が露出しない構造とすることができ
る。これによって、ホウ素リンシリケートガラス膜から
のリンの外方拡散による拡散層に対する金属配線のコン
タクト不良の発生を防止することができる。

【図面の簡単な説明】

第１図は本発明の第１実施例による半導体装置を示す断
面図、第２図は本発明の第２実施例による半導体装置を
示す断面図、第３図Ａ〜第３図りはＢＰＳＧ膜を不純物
拡散源として用いて多結晶Ｓｉ膜中に不純物ドーピング
を行う例を工程順に説明するための断面図、−第４図Ａ
及び第４図ＢはＡｓ５Ｇ膜を層間絶縁膜として用いた従
来の半導体装置の問題を説明するための断面図である。図面における主要な符号の説明１．２１：Ｓｉ基板、　３，８，３２：配線、４、９．
３０　：ＳｉＮ膜、　５，２９　：５ｉＯ１膜、６．１
０，３３　：Ａｓ５Ｇ膜、　７：ＰＳＧ膜、１１．３４
：Ａｌ配線、　２５：ゲート電極、３１：ＢＰＳＧ膜。

Claims

【特許請求の範囲】

（１）第１の窒化シリコン膜と、上記第１の窒化シリコ
ン膜上に形成されたヒ素シリケートガラス膜と、上記ヒ
素シリケートガラス膜上に形成された第２の窒化シリコ
ン膜とを有する半導体装置において、上記第１の窒化シリコン膜と上記ヒ素シリケートガラス
膜との間及び上記ヒ素シリケートガラス膜と上記第２の
窒化シリコン膜との間にヒ素が拡散可能な絶縁膜がそれ
ぞれ形成されていることを特徴とする半導体装置。
（２）ホウ素リンシリケートガラス膜と、上記ホウ素リ
ンシリケートガラス膜上に形成され、かつその上に金属
配線が形成されたヒ素シリケートガラス膜とを有し、半導体基板中に形成された拡散層に対する上記金属配線
のコンタクト部の近傍の上記ホウ素リンシリケートガラ
ス膜が除去されていることを特徴とする半導体装置。