JPS621246A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS621246A JPS621246A JP60139569A JP13956985A JPS621246A JP S621246 A JPS621246 A JP S621246A JP 60139569 A JP60139569 A JP 60139569A JP 13956985 A JP13956985 A JP 13956985A JP S621246 A JPS621246 A JP S621246A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- phosphorus
- silicate glass
- molar concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に層間絶縁膜の耐圧を向
上し、かつその上側配線層の断線防止を図った半導体装
置およびその製造方法に関する。
上し、かつその上側配線層の断線防止を図った半導体装
置およびその製造方法に関する。
半導体装置の高集積化に伴って、半導体基板に形成する
導電膜や配線膜も多層化される傾向にあり、上層におけ
る段差が急峻になって特に上層の配線層において段切れ
が原因とされる断線を生ずる恐れがある。例えば、第2
図(a)は従来の多層配線を有する半導体装置を示して
おり、シリコン基板21の上に熱酸化膜22、第1層目
ポリシリコン層23、第2層目ポリシリコン層24を形
成した上に、リンとボロンの重置モル濃度が各々8モル
パーセントの混合珪酸ガラス(BPSG)膜25を約1
mmの厚さに形成している。そして、この上にそのまま
アルミニウム(/l)配線26を被着形成すると、前記
珪酸ガラス膜25の段差部において、図示鎖線のように
A1配線26に段切れが生じて断線を生じることになる
。
導電膜や配線膜も多層化される傾向にあり、上層におけ
る段差が急峻になって特に上層の配線層において段切れ
が原因とされる断線を生ずる恐れがある。例えば、第2
図(a)は従来の多層配線を有する半導体装置を示して
おり、シリコン基板21の上に熱酸化膜22、第1層目
ポリシリコン層23、第2層目ポリシリコン層24を形
成した上に、リンとボロンの重置モル濃度が各々8モル
パーセントの混合珪酸ガラス(BPSG)膜25を約1
mmの厚さに形成している。そして、この上にそのまま
アルミニウム(/l)配線26を被着形成すると、前記
珪酸ガラス膜25の段差部において、図示鎖線のように
A1配線26に段切れが生じて断線を生じることになる
。
このため、同図(b)のように、前記珪酸ガラス膜25
を形成した後に、850℃のスチーム雰囲気中で30分
の熱処理を行って珪酸ガラス膜25を若干溶融し、急峻
な段差部をゆるやかにした上でAJ配線28を形成する
構造が採られている。このとき、AIl配線28の下地
として、約2000人のポリシリコン膜27を形成して
いる。
を形成した後に、850℃のスチーム雰囲気中で30分
の熱処理を行って珪酸ガラス膜25を若干溶融し、急峻
な段差部をゆるやかにした上でAJ配線28を形成する
構造が採られている。このとき、AIl配線28の下地
として、約2000人のポリシリコン膜27を形成して
いる。
上述した従来の構造では、珪酸ガラス膜25を熱処理し
て溶融させ、段差部をゆるやかにしているが、このとき
同図(b)の矢印Aで示す段差の肩部では、珪酸ガラス
の溶融が高温であるためにその流動が著しく、この部分
における珪酸ガラス膜25の膜厚が低減されて下側配線
23.24と上側配線27.28との間の絶縁耐圧が低
下され易く、半導体装置の信親性の低下を招くという問
題が生じている。
て溶融させ、段差部をゆるやかにしているが、このとき
同図(b)の矢印Aで示す段差の肩部では、珪酸ガラス
の溶融が高温であるためにその流動が著しく、この部分
における珪酸ガラス膜25の膜厚が低減されて下側配線
23.24と上側配線27.28との間の絶縁耐圧が低
下され易く、半導体装置の信親性の低下を招くという問
題が生じている。
本発明の半導体装置は、段差部での断線を防止するとと
もに絶縁膜の耐圧向上を図るために、半導体基板上の絶
縁膜として、気相成長法で形成したシリコン酸化膜又は
リンを含む珪酸ガラスからなる第1の絶縁膜と、この上
に設けたリンとボロンを含む混合珪酸ガラスからなる第
2の絶縁膜とを積層した構成としている。
もに絶縁膜の耐圧向上を図るために、半導体基板上の絶
縁膜として、気相成長法で形成したシリコン酸化膜又は
リンを含む珪酸ガラスからなる第1の絶縁膜と、この上
に設けたリンとボロンを含む混合珪酸ガラスからなる第
2の絶縁膜とを積層した構成としている。
また、本発明の製造方法は、第1の絶縁膜を形成した上
でこれを熱処理して段差の緩和を図る工程と、その後に
第2の絶縁膜を形成してこれを熱処理して段差の緩和を
図る工程とを備えてなるものである。
でこれを熱処理して段差の緩和を図る工程と、その後に
第2の絶縁膜を形成してこれを熱処理して段差の緩和を
図る工程とを備えてなるものである。
次に、本発明を図面を参照して説明する。
第1図(a)〜(d)は本発明の一実施例をその製造工
程順に示すものである。
程順に示すものである。
先ず、同図(a)のようにシリコン基板11の表面に熱
酸化膜12を形成し、その上に第1層目のポリシリコン
層13更に第2層目のポリシリコン層14を形成する。
酸化膜12を形成し、その上に第1層目のポリシリコン
層13更に第2層目のポリシリコン層14を形成する。
また、この上にPH3()tスフ、r7) 、SiH,
(シラ7) 、ox (酸素)の混合ガスを用いて、
リンの重量モル濃度が6モルパーセントのPSG (リ
ンガラス)膜15を0.3μm成長させる。そして、こ
のPSGI115を800〜1100℃の温度で熱処理
し、PSGを溶融させて若干の流動を生じさせることに
より、急峻な段差部をゆるやかなものにし、第1層目の
絶縁膜を形成する。
(シラ7) 、ox (酸素)の混合ガスを用いて、
リンの重量モル濃度が6モルパーセントのPSG (リ
ンガラス)膜15を0.3μm成長させる。そして、こ
のPSGI115を800〜1100℃の温度で熱処理
し、PSGを溶融させて若干の流動を生じさせることに
より、急峻な段差部をゆるやかなものにし、第1層目の
絶縁膜を形成する。
次いで、同図(b)のように、P H2、Bi Hh(
ジボラン)、SiH4,0□の混合ガスにより、リンと
ボロンの重量モル濃度が夫々5モルパーセントのPSG
とBSG (ボロンガラス)の混合珪酸ガラス膜17を
0.5μm成長させ、この混合珪酸ガラス膜17を70
0〜1000℃で熱処理して溶融させ、流動させること
により段差部をゆるやかなものとし、第2層目の絶縁膜
を形成する。
ジボラン)、SiH4,0□の混合ガスにより、リンと
ボロンの重量モル濃度が夫々5モルパーセントのPSG
とBSG (ボロンガラス)の混合珪酸ガラス膜17を
0.5μm成長させ、この混合珪酸ガラス膜17を70
0〜1000℃で熱処理して溶融させ、流動させること
により段差部をゆるやかなものとし、第2層目の絶縁膜
を形成する。
その後、同図(C)のようにコンタクトホールを形成す
るために、全面にフォトレジスト18を塗布してこれを
パターン形成し、これをマスクにしてフン化水素酸系の
エツチング液により、前記第2層目の絶縁膜である混合
珪酸ガラス膜17と、第1層目の絶縁膜であるPSG膜
15の上側一部とを夫々エツチングする。続いて、今度
はりアクティブイオンエツチング(RI E)法により
PSG膜15の残りと熱酸化膜12とをエツチングし、
コンタクトホール20を開設する。
るために、全面にフォトレジスト18を塗布してこれを
パターン形成し、これをマスクにしてフン化水素酸系の
エツチング液により、前記第2層目の絶縁膜である混合
珪酸ガラス膜17と、第1層目の絶縁膜であるPSG膜
15の上側一部とを夫々エツチングする。続いて、今度
はりアクティブイオンエツチング(RI E)法により
PSG膜15の残りと熱酸化膜12とをエツチングし、
コンタクトホール20を開設する。
しかる後、同図(d)のように、前記フォトレジスト1
8を除去し、厚さ2000人のポリシリコン膜19を成
長させ、920℃で30分のリン拡散を行ってポリシリ
コン膜19をN型にドーピングする。
8を除去し、厚さ2000人のポリシリコン膜19を成
長させ、920℃で30分のリン拡散を行ってポリシリ
コン膜19をN型にドーピングする。
これと同時にシリコン基板11の主面一部にもこのポリ
シリコン膜19を通してリンを拡散導入し、高濃度のN
型層110を形成し、素子領域111との接続を改善す
る。そして、前記ポリシリコン膜19上にAl膜21を
形成し、このAβ膜21とポリシリコン膜19を同時に
パターン形成して2層構造の配線電極を完成する。
シリコン膜19を通してリンを拡散導入し、高濃度のN
型層110を形成し、素子領域111との接続を改善す
る。そして、前記ポリシリコン膜19上にAl膜21を
形成し、このAβ膜21とポリシリコン膜19を同時に
パターン形成して2層構造の配線電極を完成する。
したがって、このような構造では、第1層目の絶縁膜を
リンを低濃度に含んだPSGIII!15で構成してい
るので、熱処理でこれを溶融して流動させることができ
、下地配線の肩部における段差をゆるやかなものにし、
かつその厚さの低下を抑制できる。更に、この第1層目
の絶縁膜上に第2層目の絶縁膜としての低濃度のリンお
よびボロンを含んだ混合珪酸ガラス膜17を形成して、
低温の熱処理で溶融してこれを流動させているので、段
差の緩和を図って表面全体の平坦化を進めることができ
るとともに、第1層目の絶縁膜で厚さが幾分低下された
下地配線肩部に相当する部分を覆ってその厚さをカバー
することができる。これにより、これら絶縁膜上に形成
する上側配線としてのポリシリコン膜19とAl膜21
の段差による段切れを防止でき、かつ下地配線との間の
絶縁耐圧を向上して配線の信鯨性を向上できる。
リンを低濃度に含んだPSGIII!15で構成してい
るので、熱処理でこれを溶融して流動させることができ
、下地配線の肩部における段差をゆるやかなものにし、
かつその厚さの低下を抑制できる。更に、この第1層目
の絶縁膜上に第2層目の絶縁膜としての低濃度のリンお
よびボロンを含んだ混合珪酸ガラス膜17を形成して、
低温の熱処理で溶融してこれを流動させているので、段
差の緩和を図って表面全体の平坦化を進めることができ
るとともに、第1層目の絶縁膜で厚さが幾分低下された
下地配線肩部に相当する部分を覆ってその厚さをカバー
することができる。これにより、これら絶縁膜上に形成
する上側配線としてのポリシリコン膜19とAl膜21
の段差による段切れを防止でき、かつ下地配線との間の
絶縁耐圧を向上して配線の信鯨性を向上できる。
ここで、第1層目の絶縁膜は気相成長法で形成した酸化
シリコンでもよく、またPSG膜の場合にはリンの重量
モル濃度を2〜6の範囲で任意に設定できる。また、第
2層目の絶縁膜におけるリンの重量モル濃度は4〜8モ
ルパーセント、ボロンの重量モル濃度は2〜12モルパ
ーセントの夫々の範囲で任意に設定できる。
シリコンでもよく、またPSG膜の場合にはリンの重量
モル濃度を2〜6の範囲で任意に設定できる。また、第
2層目の絶縁膜におけるリンの重量モル濃度は4〜8モ
ルパーセント、ボロンの重量モル濃度は2〜12モルパ
ーセントの夫々の範囲で任意に設定できる。
以上説明したように本発明は、半導体基板上の絶縁膜と
して、気相成長法で形成したシリコン酸化膜又はリンを
低濃度に含む珪酸ガラスからなる第1層目の絶縁膜と、
この上に設けた低濃度のリンとボロンを含む混合珪酸ガ
ラスからなる第2層目の絶縁膜とを積層した構成として
いるので、熱処理によりこれら各絶縁膜を溶融して段差
を緩和しかつこの部分での絶縁膜厚さの低減抑制を図る
ことができ、これにより上層配線の断線を防止しかつ絶
縁耐圧の向上を達成できる効果がある。
して、気相成長法で形成したシリコン酸化膜又はリンを
低濃度に含む珪酸ガラスからなる第1層目の絶縁膜と、
この上に設けた低濃度のリンとボロンを含む混合珪酸ガ
ラスからなる第2層目の絶縁膜とを積層した構成として
いるので、熱処理によりこれら各絶縁膜を溶融して段差
を緩和しかつこの部分での絶縁膜厚さの低減抑制を図る
ことができ、これにより上層配線の断線を防止しかつ絶
縁耐圧の向上を達成できる効果がある。
第1図(a)〜(d)は本発明の半導体装置をその製造
工程順に示す断面図、第2図(a)、(b)は従来の製
造工程を説明する断面図である。 11.21・・・シリコン基板、12.22・・・熱酸
化膜、13.23・・・第1層目のポリシリコン膜、1
4.24・・・第2層目のポリシリコン膜、15・・・
第1層目の絶縁膜(PSG膜)、17・・・第2層目の
絶縁III(混合珪酸ガラス)、18・・・フォトレジ
スト、19・・・ポリシリコン膜、2o・・・コンタク
トホール、21・・・、l配線層、25・・・BPSG
膜、110・・・N型層、111・・・素子領域。
工程順に示す断面図、第2図(a)、(b)は従来の製
造工程を説明する断面図である。 11.21・・・シリコン基板、12.22・・・熱酸
化膜、13.23・・・第1層目のポリシリコン膜、1
4.24・・・第2層目のポリシリコン膜、15・・・
第1層目の絶縁膜(PSG膜)、17・・・第2層目の
絶縁III(混合珪酸ガラス)、18・・・フォトレジ
スト、19・・・ポリシリコン膜、2o・・・コンタク
トホール、21・・・、l配線層、25・・・BPSG
膜、110・・・N型層、111・・・素子領域。
Claims (1)
- 【特許請求の範囲】 1、半導体基板の下地配線と上側配線との間に形成する
層間絶縁膜を、気相成長法で形成したシリコン酸化膜又
はリンを2〜6重量モル濃度パーセント含む珪酸ガラス
からなる第1層目の絶縁膜と、リンを4〜8重量モル濃
度パーセント含むとともにボロンを2〜12重量モル濃
度パーセント含む混合珪酸ガラスからなる第2層目の絶
縁膜とを上下に積層したことを特徴とする半導体装置。 2、半導体基板上に形成した下地配線上に気相成長法で
形成したシリコン酸化膜又はリンを2〜6重量モル濃度
パーセント含む珪酸ガラスからなる第1層目の絶縁膜を
形成し、これを800〜1000℃で熱処理する工程と
、その上にリンを4〜8重量モル濃度パーセント、ボロ
ンを2〜12重量モル濃度パーセント夫々含む混合珪酸
ガラスからなる第2層目の絶縁膜を形成し、これを70
0〜1000℃で熱処理する工程と、その上に上側配線
を形成する工程とを備えることを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139569A JPS621246A (ja) | 1985-06-26 | 1985-06-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139569A JPS621246A (ja) | 1985-06-26 | 1985-06-26 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS621246A true JPS621246A (ja) | 1987-01-07 |
Family
ID=15248320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60139569A Pending JPS621246A (ja) | 1985-06-26 | 1985-06-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS621246A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334546A (ja) * | 1989-06-30 | 1991-02-14 | Nec Corp | 半導体装置の製造方法 |
| JPH04142066A (ja) * | 1990-10-02 | 1992-05-15 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5246883A (en) * | 1992-02-06 | 1993-09-21 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure and method |
| US6319848B1 (en) * | 1993-10-12 | 2001-11-20 | Texas Instruments Incorporated | Inhomogenous composite doped film for low temperature reflow |
| US6333213B2 (en) | 1999-12-28 | 2001-12-25 | Kabushiki Kaisha Toshiba | Method of forming photomask and method of manufacturing semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59105338A (ja) * | 1982-12-08 | 1984-06-18 | Nec Corp | 半導体装置の製造方法 |
| JPS6053050A (ja) * | 1983-09-02 | 1985-03-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1985
- 1985-06-26 JP JP60139569A patent/JPS621246A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59105338A (ja) * | 1982-12-08 | 1984-06-18 | Nec Corp | 半導体装置の製造方法 |
| JPS6053050A (ja) * | 1983-09-02 | 1985-03-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334546A (ja) * | 1989-06-30 | 1991-02-14 | Nec Corp | 半導体装置の製造方法 |
| JPH04142066A (ja) * | 1990-10-02 | 1992-05-15 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5246883A (en) * | 1992-02-06 | 1993-09-21 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure and method |
| US5841195A (en) * | 1992-02-06 | 1998-11-24 | Stmicroelectronics, Inc. | Semiconductor contact via structure |
| US6319848B1 (en) * | 1993-10-12 | 2001-11-20 | Texas Instruments Incorporated | Inhomogenous composite doped film for low temperature reflow |
| US6333213B2 (en) | 1999-12-28 | 2001-12-25 | Kabushiki Kaisha Toshiba | Method of forming photomask and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61214555A (ja) | 半導体装置 | |
| JPH0258873A (ja) | 積層構造半導体基板および半導体装置 | |
| JPH01293632A (ja) | 半導体装置 | |
| JPS60117772A (ja) | 半導体装置 | |
| JPH0528501B2 (ja) | ||
| KR950015012B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JPS6344725A (ja) | 半導体装置の製造方法 | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JPS60224229A (ja) | 半導体装置 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPH0590492A (ja) | 半導体集積回路とその製造方法 | |
| JP2596848B2 (ja) | 半導体装置の製造方法 | |
| JPH10135327A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS58155739A (ja) | 半導体装置 | |
| JPS63168034A (ja) | 半導体装置の多層ゲ−ト電極の形成方法 | |
| JPH035656B2 (ja) | ||
| JPH0414497B2 (ja) | ||
| JPS6150385B2 (ja) | ||
| JPS6120154B2 (ja) | ||
| JPS6092623A (ja) | 半導体装置の製造方法 | |
| JPS60176240A (ja) | 半導体装置の製造方法 | |
| JPH01239941A (ja) | 半導体装置 | |
| JPH04322448A (ja) | 半導体装置の製造方法 | |
| JPH0236535A (ja) | 半導体集積回路装置 |