JPH03283632A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03283632A JPH03283632A JP2085289A JP8528990A JPH03283632A JP H03283632 A JPH03283632 A JP H03283632A JP 2085289 A JP2085289 A JP 2085289A JP 8528990 A JP8528990 A JP 8528990A JP H03283632 A JPH03283632 A JP H03283632A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- fet
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 230000005669 field effect Effects 0.000 claims description 42
- 230000005684 electric field Effects 0.000 claims 1
- 229920006395 saturated elastomer Polymers 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数のノーマリオン型ＭＯＳ電界効果トラ
ンジスタを接続して構成される半導体装置に関する。
ンジスタを接続して構成される半導体装置に関する。
電界効果トランジスタの電流−電圧特性で、ゲートを下
げていくと、ドレイン電流が流れなくなる。この時のゲ
ート電圧を閾値電圧といい、集積回路を構成するにあた
り、重要なパラメータになる。
げていくと、ドレイン電流が流れなくなる。この時のゲ
ート電圧を閾値電圧といい、集積回路を構成するにあた
り、重要なパラメータになる。
従来は、この閾値電圧を測定する為に、電界効果トラン
ジスタのゲート・ソース電圧に対するドレイン電流の特
性を測定して算出していた。
ジスタのゲート・ソース電圧に対するドレイン電流の特
性を測定して算出していた。
しかし、従来の半導体装置によると、閾値電圧を容易に
測定することができないという欠点があった。
測定することができないという欠点があった。
そこで本発明は、上記欠点を解決できる半導体装置を提
供することを目的とする。
供することを目的とする。
上記課題を達成するため、この発明は複数のノーマリオ
ン型ＭＯ８電界効果トランジスタを接続して構成される
半導体装置であって、ゲート及びソースが同電位に設定
された第１電界効果トランジスタと、ゲート及びドレイ
ンが同電位に設定され、当該ドレインに上記第１電界効
果トランジスタのソースが接続された第２電界効果トラ
ンジスタと、上記第１電界効果トランジスタのドレイン
および上記第２電界効果トランジスタのソース間に上記
第１電界効果トランジスタが飽和領域で動作する大きさ
の電圧を印加する電圧印加手段と、上記第１電界効果ト
ランジスタ及び上記第２電界効果トランジスタの間に接
続された出力端子とを備えて構成されている。
ン型ＭＯ８電界効果トランジスタを接続して構成される
半導体装置であって、ゲート及びソースが同電位に設定
された第１電界効果トランジスタと、ゲート及びドレイ
ンが同電位に設定され、当該ドレインに上記第１電界効
果トランジスタのソースが接続された第２電界効果トラ
ンジスタと、上記第１電界効果トランジスタのドレイン
および上記第２電界効果トランジスタのソース間に上記
第１電界効果トランジスタが飽和領域で動作する大きさ
の電圧を印加する電圧印加手段と、上記第１電界効果ト
ランジスタ及び上記第２電界効果トランジスタの間に接
続された出力端子とを備えて構成されている。
この発明は、以上のように構成されているので、第１電
界効果トランジスタは飽和領域で動作し、第２電界効果
トランジスタは非飽和領域で動作する。その為、半導体
装置の閾値電圧は出力端子から出力される電圧の実数倍
になる。
界効果トランジスタは飽和領域で動作し、第２電界効果
トランジスタは非飽和領域で動作する。その為、半導体
装置の閾値電圧は出力端子から出力される電圧の実数倍
になる。
以下、この発明の一実施例に係る半導体装置を添付図面
に基づき説明する。なお、説明において同一要素には同
一符号を用い、重複する説明は省略する。
に基づき説明する。なお、説明において同一要素には同
一符号を用い、重複する説明は省略する。
第１図は、この実施例に係る半導体装置の回路構成を示
す図である。この半導体装置は、２つのノーマリオン型
ＭＯ３電界効果トランジスタを含んで構成されている。
す図である。この半導体装置は、２つのノーマリオン型
ＭＯ３電界効果トランジスタを含んで構成されている。
電界効果トランジスタ１はゲートとソースが短絡されて
おり、同電位になっている。電界効果トランジスタ２は
、ドレインとソースが短絡されて同電位になっており、
電界効果トランジスタ１のソースに直列で接続されてい
る。電界効果トランジスタ２のソースはグランドに接地
されており、電界効果トランジスタ１のドレインには電
圧ＶＤが印加されている。この場合、ＶＤは充分に大き
いので電界効果トランジスタ１は飽和領域で動作するが
、電界効果トランジスタ２はドレインとゲートが同電位
になっているので非線形領域で動作する。
おり、同電位になっている。電界効果トランジスタ２は
、ドレインとソースが短絡されて同電位になっており、
電界効果トランジスタ１のソースに直列で接続されてい
る。電界効果トランジスタ２のソースはグランドに接地
されており、電界効果トランジスタ１のドレインには電
圧ＶＤが印加されている。この場合、ＶＤは充分に大き
いので電界効果トランジスタ１は飽和領域で動作するが
、電界効果トランジスタ２はドレインとゲートが同電位
になっているので非線形領域で動作する。
ここで、電界効果トランジスター、２の閾値電圧を同一
のｖｔｈとし、Ｋ値をそれぞれｋＳａｋ（ａは正の実数
）とすると、電界効果トランジスタ１．２に流れる電流
１ 、Ｉ は、それぞれ次２ 式で表される。
のｖｔｈとし、Ｋ値をそれぞれｋＳａｋ（ａは正の実数
）とすると、電界効果トランジスタ１．２に流れる電流
１ 、Ｉ は、それぞれ次２ 式で表される。
１ −ｋｘ（Ｖｔｈ） ・・・・・・・・・・・・・
・・・・・・・・・・・・・・（１）１ −ａｋＸ （
２Ｘ （Ｖ −Ｖ ） ＸＶｏυＴ２０υＴ
ｔｈ （Ｖ ）２）・・・・・・・・・・・・・・・・・
・・・・（２）０υ丁 電界効果トランジスター、２は直列に接続されているの
で、１ｌ−１２となる。従って、（１）式と（２）式か
ら、 ｋＸ（Ｖ ） −ａｋＸ （２（Ｖ −Ｖ
）ｔｈ ｏｕ’ｒ ｔｈｘＶ
−（Ｖ ）２） ・・・（３）０υＴＯＵＴ が導かれる。この（３）式を展開すると、ｋｘ（Ｖ
） −ａｋｘ （（Ｖ ）２−２ｔｈ
ｏυＴ ｘ（Ｖ ｘＶ）１ ０υＴ ｔｈ （Ｖ ） −ａＸ （（Ｖ ）２−２ｘｔ
ｈ ０ＵＴ （ＶｘＶ）） ０υＴ ｔｈ （Ｖ ） ＋２ａｘＶ ＸＶ −ａＸｔｈ
ｏｕ’ｒ ｔ、ｈ（Ｖ ）２−
０・・・・・・・・・・・・・・・・・・・・・・・・
・・・（４）ＯＵＴ （４）式より、 ２ Ｖ−−ａＸＶ ± （ａＸ（Ｖ） ｔ ｈ ＯＵＴ ００丁２
０．５ ＋ａｘ（Ｖ ） ） ・・・・・・・・・
（５）０υＴ 例えば、ｎチャンネル、ノーマリオン型ＭＯ８電界効果
トランジスタでは、ｖ、ｈく０、■ＯＵＴ〉０であるの
で、（５）式は以下のように展開される。
・・・・・・・・・・・・・・（１）１ −ａｋＸ （
２Ｘ （Ｖ −Ｖ ） ＸＶｏυＴ２０υＴ
ｔｈ （Ｖ ）２）・・・・・・・・・・・・・・・・・
・・・・（２）０υ丁 電界効果トランジスター、２は直列に接続されているの
で、１ｌ−１２となる。従って、（１）式と（２）式か
ら、 ｋＸ（Ｖ ） −ａｋＸ （２（Ｖ −Ｖ
）ｔｈ ｏｕ’ｒ ｔｈｘＶ
−（Ｖ ）２） ・・・（３）０υＴＯＵＴ が導かれる。この（３）式を展開すると、ｋｘ（Ｖ
） −ａｋｘ （（Ｖ ）２−２ｔｈ
ｏυＴ ｘ（Ｖ ｘＶ）１ ０υＴ ｔｈ （Ｖ ） −ａＸ （（Ｖ ）２−２ｘｔ
ｈ ０ＵＴ （ＶｘＶ）） ０υＴ ｔｈ （Ｖ ） ＋２ａｘＶ ＸＶ −ａＸｔｈ
ｏｕ’ｒ ｔ、ｈ（Ｖ ）２−
０・・・・・・・・・・・・・・・・・・・・・・・・
・・・（４）ＯＵＴ （４）式より、 ２ Ｖ−−ａＸＶ ± （ａＸ（Ｖ） ｔ ｈ ＯＵＴ ００丁２
０．５ ＋ａｘ（Ｖ ） ） ・・・・・・・・・
（５）０υＴ 例えば、ｎチャンネル、ノーマリオン型ＭＯ８電界効果
トランジスタでは、ｖ、ｈく０、■ＯＵＴ〉０であるの
で、（５）式は以下のように展開される。
２ ０．５
Ｖ −（−ａ −（ａ ＋ ａ ） ｌ Ｘ
Ｖ ｏｕｒｈ ２ ０．５ ＝ ｆａ＋（ａ ＋ａ） ｌ ＸＶＯＵＴ従っ
て、 ２０．５ Ｖ −−Ｖ ／ｌａ＋（ａ ＋ａ） ）０
υＴ ｔｈ となる。この式より、出力電圧Ｖ が充分に大ＵＴ きな値であるときには電界効果トランジスタ１．２の閾
値Ｖ の一定倍［１／ （ａ十（ａ２＋ａ）ｔｈ ０“５）］になることが分かる。従って、出力電圧Ｖ
が分かれば、電界効果トランジスタ１．２ＵＴ の閾値ｖｔｈを容易に算出することができる。
Ｖ ｏｕｒｈ ２ ０．５ ＝ ｆａ＋（ａ ＋ａ） ｌ ＸＶＯＵＴ従っ
て、 ２０．５ Ｖ −−Ｖ ／ｌａ＋（ａ ＋ａ） ）０
υＴ ｔｈ となる。この式より、出力電圧Ｖ が充分に大ＵＴ きな値であるときには電界効果トランジスタ１．２の閾
値Ｖ の一定倍［１／ （ａ十（ａ２＋ａ）ｔｈ ０“５）］になることが分かる。従って、出力電圧Ｖ
が分かれば、電界効果トランジスタ１．２ＵＴ の閾値ｖｔｈを容易に算出することができる。
その為、集積回路製作時に本実施例に係る半導体装置を
Ｔ Ｅ Ｇ （Ｔｅｓｔ Ｅｌｅｓｅｎｔ Ｇｒｏｕｐ
）の１つとすれば、電界効果トランジスタの閾値が容品
に測定でき、ウェハ内、ウェハ間の電界効果トランジス
タの閾値のバラツキを容品に把握することができる。
Ｔ Ｅ Ｇ （Ｔｅｓｔ Ｅｌｅｓｅｎｔ Ｇｒｏｕｐ
）の１つとすれば、電界効果トランジスタの閾値が容品
に測定でき、ウェハ内、ウェハ間の電界効果トランジス
タの閾値のバラツキを容品に把握することができる。
なお、本発明は上記実施例に限定されるものではなく、
電界効果トランジスタの配置、数、印加される電圧など
は、当該半導体装置の使用条件を考慮して適切なものが
選択される。
電界効果トランジスタの配置、数、印加される電圧など
は、当該半導体装置の使用条件を考慮して適切なものが
選択される。
この発明は、以上説明したように構成されているので、
電界効果トランジスタの重要なパラメータである閾値を
簡単に得ることができる半導体装置を提供することがで
きる。
電界効果トランジスタの重要なパラメータである閾値を
簡単に得ることができる半導体装置を提供することがで
きる。
第１図は本発明の一実施例に係る半導体装置を示す回路
図である。 １．２・・・電界効果トランジスタ。 早４体炙！ Ｍ ｌ 図
図である。 １．２・・・電界効果トランジスタ。 早４体炙！ Ｍ ｌ 図
Claims (1)
- 【特許請求の範囲】 複数のノーマリオン型ＭＯＳ電界効果トランジスタを
接続して構成される半導体装置であって、ゲート及びソ
ースが同電位に設定された第１電界効果トランジスタと
、 ゲート及びドレインが同電位に設定され、当該ドレイン
に前記第１電界効果トランジスタのソースが接続された
第２電界効果トランジスタと、前記第１電界効果トラン
ジスタのドレインおよび前記第２電界効果トランジスタ
のソース間に前記第１電界効果トランジスタが飽和領域
で動作する大きさの電圧を印加する電圧印加手段と、前
記第１電界効果トランジスタ及び前記第２電界効果トラ
ンジスタの間に接続された出力端子とを備えて構成され
ている半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2085289A JPH03283632A (ja) | 1990-03-30 | 1990-03-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2085289A JPH03283632A (ja) | 1990-03-30 | 1990-03-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03283632A true JPH03283632A (ja) | 1991-12-13 |
Family
ID=13854416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2085289A Pending JPH03283632A (ja) | 1990-03-30 | 1990-03-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03283632A (ja) |
-
1990
- 1990-03-30 JP JP2085289A patent/JPH03283632A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6844772B2 (en) | Threshold voltage extraction circuit | |
| US4978873A (en) | CMOS analog four-quadrant multiplier | |
| JPH03283632A (ja) | 半導体装置 | |
| KR940020669A (ko) | 바이어스 회로(bias circuit) | |
| JP4245102B2 (ja) | しきい値検出回路、しきい値調整回路、および二乗回路 | |
| JPH02252315A (ja) | 半導体集積回路用入力バッファ回路 | |
| KR970077970A (ko) | 차동 증폭기 | |
| JPH11281715A5 (ja) | ||
| JPH01260512A (ja) | 定電圧発生回路 | |
| JPH02257317A (ja) | 電流源回路 | |
| AU2003212596A1 (en) | Testable cascode circuit and method for testing the same | |
| JPS61138318A (ja) | 基準電圧発生回路 | |
| JP2787867B2 (ja) | 定電流回路 | |
| TW202606216A (zh) | 具有雙向電流感測的開關電路 | |
| JPS6112638Y2 (ja) | ||
| JP3300421B2 (ja) | 高周波増幅器 | |
| JP3653718B2 (ja) | 電流出力装置 | |
| JPS6313203B2 (ja) | ||
| JPH02203286A (ja) | 半導体装置の試験方法 | |
| US9298952B2 (en) | CMOS logarithmic current generator and method for generating a logarithmic current | |
| JPH08115136A (ja) | 電流源回路および電圧源回路 | |
| JPH02124609A (ja) | 電流ミラー回路 | |
| JPH01188012A (ja) | 圧縮回路 | |
| JPH04120907A (ja) | オペアンプ回路 | |
| JP2614017B2 (ja) | 半導体集積回路 |