JPH03284879A - 半導体不揮発性メモリ - Google Patents
半導体不揮発性メモリInfo
- Publication number
- JPH03284879A JPH03284879A JP8595990A JP8595990A JPH03284879A JP H03284879 A JPH03284879 A JP H03284879A JP 8595990 A JP8595990 A JP 8595990A JP 8595990 A JP8595990 A JP 8595990A JP H03284879 A JPH03284879 A JP H03284879A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- drain
- electrons
- channel length
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 3
- 239000002784 hot electron Substances 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
全メモリセルを一括消去するＥ”ＰＲＯＩ’ｌに関する
。
。
チャネル・インクジェクションによる書き込む半導体不
揮発性メモリにおいて、 有効チャネル長Ｌｅｆｆを０．２５〜０．４０−内に制
御することにより、ドレイン印加電圧を５Ｖ以下で書き
込むことを可能とした。
揮発性メモリにおいて、 有効チャネル長Ｌｅｆｆを０．２５〜０．４０−内に制
御することにより、ドレイン印加電圧を５Ｖ以下で書き
込むことを可能とした。
ＦＬＡＳＨ−Ｅ”ＰＲＯ旧よ従来の紫外線消去型ＥＰＲ
Ｏ？Ｉに代わる半導体不揮発性メモリである。第２図の
簡単な等価回路に示すようにコントロールゲートＣＧと
フローティングゲートＦＧがあり、ソースＳ・ドレイン
Ｄ間のチャネル電流によりフローティングゲートＦＧに
書き込みが行われる。
Ｏ？Ｉに代わる半導体不揮発性メモリである。第２図の
簡単な等価回路に示すようにコントロールゲートＣＧと
フローティングゲートＦＧがあり、ソースＳ・ドレイン
Ｄ間のチャネル電流によりフローティングゲートＦＧに
書き込みが行われる。
第４図に従来のＥ”ＦＲＯＭのメモリセルの断面図を示
す。
す。
半導体基板１１は、例えばＰ型シリコンからなり、Ｎ゛
型のソース領域１２． ドレイン領域１３にはさまれ
た半導体基板１１表面に酸化膜からなる第１ゲート絶縁
膜１４を介してポリシリコンからなるフローティングゲ
ート１５が形成されている。また、フローティングゲー
ト１５上に酸化膜からなる第２ゲート絶縁膜１６を介し
てポリシリコンからなるコントロールゲート１７が形成
されている。Ｅ”ＦＲＯＭにおけるデータの書き込みは
従来のＥＦＲＯＭと同様である。
型のソース領域１２． ドレイン領域１３にはさまれ
た半導体基板１１表面に酸化膜からなる第１ゲート絶縁
膜１４を介してポリシリコンからなるフローティングゲ
ート１５が形成されている。また、フローティングゲー
ト１５上に酸化膜からなる第２ゲート絶縁膜１６を介し
てポリシリコンからなるコントロールゲート１７が形成
されている。Ｅ”ＦＲＯＭにおけるデータの書き込みは
従来のＥＦＲＯＭと同様である。
すなわち、メモリセルのソースにＯＶ、ドレイン１３に
８Ｖ、 コントロールゲート１７に１２Ｖを印加し、フ
ローティングゲート１５下のチャネルにホットエレクト
ロンを発生させる。
８Ｖ、 コントロールゲート１７に１２Ｖを印加し、フ
ローティングゲート１５下のチャネルにホットエレクト
ロンを発生させる。
そして、コントロールゲート１７からの電界によりエレ
クトロンをフローティングゲー目５に注入する。注入さ
れたエレクトロンは、セルトランジスタのしきい値電圧
を上昇させる。
クトロンをフローティングゲー目５に注入する。注入さ
れたエレクトロンは、セルトランジスタのしきい値電圧
を上昇させる。
従来のＥ”ＦＲＯＭの書き込み特性を第３図中に点線で
示す、第３図は横軸にドレイン印加電圧、縦軸にしきい
値（Ｖ ｔｈ）をとったものである。
示す、第３図は横軸にドレイン印加電圧、縦軸にしきい
値（Ｖ ｔｈ）をとったものである。
第３図から明らかなように、従来のＥ”ＰＲＯｒ＋の書
き込み特性において、ドレイン電圧に５Ｖ以上印加しな
いと書き込みができず、５ｖ単一化が不可能であるいう
問題点を有していた。
き込み特性において、ドレイン電圧に５Ｖ以上印加しな
いと書き込みができず、５ｖ単一化が不可能であるいう
問題点を有していた。
有効チャネル長を従来のＥＥＦＲＯＭと比較して短くし
、０．２５ｎ 〜０．４０ｊｌｌｌ内に制御する。
、０．２５ｎ 〜０．４０ｊｌｌｌ内に制御する。
上記のようにを効チャネル長を０．２５４〜０．４０ρ
内に制御したＥ’ＰＲＯ旧よ書き込み時、ドレインに印
加する電圧が５Ｖ以下でも書き込み可能とした。
内に制御したＥ’ＰＲＯ旧よ書き込み時、ドレインに印
加する電圧が５Ｖ以下でも書き込み可能とした。
以下、本発明を実施例を用いて説明する。第１図は本発
明のＥ”ＰＲＯＭの一実施例のメモリセルの断面図であ
る。
明のＥ”ＰＲＯＭの一実施例のメモリセルの断面図であ
る。
半導体基板１は例えばＰ型シリコンからなり、Ｎ゛型の
ソース領域２．ドレイン領域３にはさまれた半導体基板
１表面に酸化膜からなる第１ゲート絶縁膜６を介してポ
リシリコンからなるフローティングゲート５が形成され
ている。また、フローティングゲートＳ上には酸化膜か
らでる第２ゲート絶縁膜６を介してポリシリコンからな
るコントロールゲート７が形成されている。
ソース領域２．ドレイン領域３にはさまれた半導体基板
１表面に酸化膜からなる第１ゲート絶縁膜６を介してポ
リシリコンからなるフローティングゲート５が形成され
ている。また、フローティングゲートＳ上には酸化膜か
らでる第２ゲート絶縁膜６を介してポリシリコンからな
るコントロールゲート７が形成されている。
Ｅ”ＦＲＯＭにおけるデータの書き込みは以下のように
行う。メモリセルのソース２にＯｖ、ドレイン３に４．
５Ｖ、コントロールゲート７に１２Ｖ印加し、フローテ
ィングゲート５下のチャネルにホット・エレクトロンを
発生させる。そしてコントロールゲート７からの電界に
よりエレクトロンをフローティングゲート５に注入する
。注入されたエレクトロンは、セルトランジスタのしき
い値電圧を上昇させる。
行う。メモリセルのソース２にＯｖ、ドレイン３に４．
５Ｖ、コントロールゲート７に１２Ｖ印加し、フローテ
ィングゲート５下のチャネルにホット・エレクトロンを
発生させる。そしてコントロールゲート７からの電界に
よりエレクトロンをフローティングゲート５に注入する
。注入されたエレクトロンは、セルトランジスタのしき
い値電圧を上昇させる。
本発明の書き込み特性を第３図中に実線で示す。
第３図から明らかなように本発明のＥ”ＦＲＯＭの書き
込み特性は従来のＥ”ＰＪｉＯＭに比べてドレイン印加
電圧が５ｖ以下でも書き込みを可能とした。
込み特性は従来のＥ”ＰＪｉＯＭに比べてドレイン印加
電圧が５ｖ以下でも書き込みを可能とした。
実効チャネル長Ｌｅｆｆは、０．２５〜０．４０−内に
おいて５Ｖ以下で書き込める。実効チャネル長Ｌｅｆｆ
が０．２５μ未満の場合、パンチスルーを引き起こす。
おいて５Ｖ以下で書き込める。実効チャネル長Ｌｅｆｆ
が０．２５μ未満の場合、パンチスルーを引き起こす。
本発明のＥ”ＦＲＯＭは有効チャネル長Ｌｅｆｆを０．
２５〜０．４０ａ内に制御することによりドレイン印加
電圧が５ｖ以下でも書き込むことをできる。
２５〜０．４０ａ内に制御することによりドレイン印加
電圧が５ｖ以下でも書き込むことをできる。
メモリの書き込み特性図、第４図は従来の半導体不揮発
性メモリセルの断面図である。
性メモリセルの断面図である。
１ ・ ・ ・
２ ・ ・ ・
３ ・ ・ ・
４ ・ ・ ・
５ ・ ・ ・
６ ・ ・ ・
７ ・ ・ ・
Ｐ型半導体基板
Ｎ゛型ソース研域
Ｎ°型トドレイン領
域１ゲート絶縁膜
フローティング・ゲート
第２ゲート絶縁膜
コントロール・ゲート
以上
Claims (1)
- 【特許請求の範囲】 チャネル・インクジェクションによる書き込む半導体不
揮発性メモリにおいて、 有効チャネル長Ｌｅｆｆを０．２５〜０．４０μｍ内に
制御することにより、ドレインに印加する電圧が５Ｖ以
下であることを特徴とする半導体不揮発性メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8595990A JPH03284879A (ja) | 1990-03-30 | 1990-03-30 | 半導体不揮発性メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8595990A JPH03284879A (ja) | 1990-03-30 | 1990-03-30 | 半導体不揮発性メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03284879A true JPH03284879A (ja) | 1991-12-16 |
Family
ID=13873286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8595990A Pending JPH03284879A (ja) | 1990-03-30 | 1990-03-30 | 半導体不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03284879A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9108845B2 (en) | 2009-03-26 | 2015-08-18 | Mitsui Chemicals, Inc. | Chlorine production catalyst and chlorine production process using the catalyst |
-
1990
- 1990-03-30 JP JP8595990A patent/JPH03284879A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9108845B2 (en) | 2009-03-26 | 2015-08-18 | Mitsui Chemicals, Inc. | Chlorine production catalyst and chlorine production process using the catalyst |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5341342A (en) | Flash memory cell structure | |
| US5402371A (en) | Method of writing data into and erasing the same from semiconductor nonvolatile memory | |
| US5212541A (en) | Contactless, 5v, high speed eprom/flash eprom array utilizing cells programmed using source side injection | |
| KR970030850A (ko) | Pmos 단일 다결정 비휘발성 메모리 구조체 | |
| US20030071301A1 (en) | Method for erasing a nonvolatile memory cell formed in a body region of a substrate | |
| KR100580292B1 (ko) | 비 휘발성 메모리 장치 | |
| WO2006049143A1 (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
| JPH06302828A (ja) | 半導体不揮発性記憶装置 | |
| JP2871355B2 (ja) | 不揮発性半導体記憶装置のデータ消去方法 | |
| JPH04105368A (ja) | 不揮発性半導体記憶装置及びその書き込み・消去方法 | |
| JPH06204492A (ja) | 不揮発性半導体記憶装置及びその書き換え方法 | |
| JP2002043448A (ja) | 集積回路とメモリセルのトラップチャージ層のチャージ方法 | |
| US6363012B1 (en) | Method for improved programming efficiency in flash memory cells | |
| JPH11238814A (ja) | 半導体記憶装置およびその制御方法 | |
| JPH02159071A (ja) | 不揮発性半導体記憶素子 | |
| JPH05304301A (ja) | 不揮発性半導体メモリセルの書き換え方式 | |
| JP2005197691A (ja) | Ｅｅｐｒｏｍ及びフラッシュｅｅｐｒｏｍ | |
| JPH03284879A (ja) | 半導体不揮発性メモリ | |
| US6850440B2 (en) | Method for improved programming efficiency in flash memory cells | |
| JPH06204491A (ja) | 不揮発性半導体記憶装置及びその書き換え方法 | |
| JPS62183161A (ja) | 半導体集積回路装置 | |
| JPH05110108A (ja) | Ｅｐｒｏｍ | |
| JPH0451072B2 (ja) | ||
| JPH05226665A (ja) | 半導体記憶装置 | |
| JPS6318864B2 (ja) |