JPH03285427A - 監視信号多重化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル信号の多重化に関し、特に、多重
化された回線の監視信号の多重化に間する。

従来の技術 従来、多重化されたディジタル回線の監視信号の多重化
方式としては、多重化された各回線ごとに監視するため
ではなく、例えば伝送路インタフェース信号（１，５４
４Ｍｂ／ｓでは６４ｋｂ／ｓが２４回線、６．３１２Ｍ
ｂ／’ｓでは６４ｋｂ／ｓが９６回線等〉全体でＣＲＣ
符号とかパリティビットを付加し、伝送路区間としての
監視を行うための付加ビットを多重化している。

発明が解決しようとする課題 しかしながら、上述した従来の監視信号多重化方式は、
伝送路区間だけの監視であり、特に回線が１つ以上の局
を中継される場合には、ｅｎｄ−ｔｏ−ｅｎｄとしての
監視が不可能であり、かつ各回線毎に回線品質を監視す
る事が出来ないという欠点を有している。

本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な監視信号多重化方式
を提供することにある。

１１Ｍを解決するための手段 上記目的を達成するために、本発明による監視信号多重
化方式は、ディジタル回線信号を第１の制御メモリによ
って指定されたタイムスロットに速度変換し前記ディジ
タル回線信号からパリティビットを決定し該パリティビ
ットを第２の制御メモリによって指定された前記タイム
スロットとは興なるマルチフレーム内タイムスロットに
前記ディジタル回線信号と共に多重化する手段と、多重
化信号をディジタル回線信号及びパリティビットに分離
し該ディジタル回線信号を第３の制御メモリによって指
定されたタイムスロットをサンプリングして速度変換し
該ディジタル回線信号及び第４の制御メモリで指定され
たタイムスロットのパリティビットからパリティ検査を
行う分離手段とを備えて構成される。

実施例 次に、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。

第１図は本発明の一実施例を示すブロック構成図であり
、第２図は本実施例によるフレームフォーマットを示す
図である。

第２図に示されたフレームフォーマットから先に説明す
る。第２区において、タイムスロットＴＳＯからタイム
スロットＴＳｎまでが１フレーム（１２５μ５ｅｃ）で
あり、タイムスロットＴＳＩがらタイムスロットＴＳｎ
までの各タイムスロットは８ビツト構成とし、６４ｋｂ
／ｓ帯域を持つ回線とする。タイムスロットＴＳＯはマ
ルチフレームパターンを示し、第２図はｍフレームで１
マルチフレームを構成する。各６４ｋｂ／ｓ回線を監視
するためのパリティビットは、任意のタイムスロットを
使用できるが、予め定められな６４ｋｂ／ｓタイムスロ
ツトを各回線のパリティビット用として使用したほうが
多重化効率は高い０例えば第２図でｍ＝８とし、タイム
スロットＴＳｎをパリティピット用とし、各回線のパリ
ティビットを１　ｋｂ／ｓとすればタイムスロットＴＳ
ｎは６４個の６４ｋｂ／ｓ回線のパリティビットを伝送
することができる。

次に第１図において、６４ｋｂ／ｓ信号１は速度変換器
２に入力され、制御メモリ３が指定するタイムスロット
（第２図のＴＳＩ〜ＴＳｎ）に速度変換されて多重化回
路６へ入力される。パリティビットはパリティ付加回路
４にて速度変換された６４ｋｂ／ｓ信号を基に決定され
、６４ｋｂ／ｓ信号と同じように制御メモリ５で指定さ
れる６４ｋｂ／ｓのタイムスロット及びそのタイムスロ
ット（第２図のＴＳｎ）での１マルチフレーム内でのタ
イムスロット（第２図のｔｓｌ〜ｔｓ８ｍ）に従って多
重化回路６に入力され、６４ｋｂ／ｓ信号とともに多重
化される。

多重化された信号を分離する方法は前述した多重化方法
と全く逆の動作である。　６４ｋｂ／ｓ信号は制御メモ
リ１１が示すタイムスロット位置で速度変換器１０へ読
み込まれ、パリティ検査回路８は、分離回路７からの６
４ｋｂ／Ｓ信号を基にパリティビットを決定し、制御メ
モリ９で指定されたタイムスロット位置の、分離回路７
からのパリティビットと比較し、その結果を回線エラー
情報１３として出力する。

発明の詳細 な説明したように、本発明による監視信号多重化方式は
、多重化された複数の回線ごとに回線品質を監視するこ
とが可能であり、かつ回線が１つ以上の局を中継される
場合でも、　ｅｎｄ−Ｌｏ−ｅｎｄの回線監視が可能と
なり、回線サービスを受ける側への回線品質状況を正確
に知らせることができるという効果を有する。

【図面の簡単な説明】

第１図は本発明による一実示例を示す１チャネル分に相
当するブロック構成図、第２図は本発明によるフレーム
フォーマットを示す図である。 １．１２・・・６４ｋｂ／ｓ信号、２．１０・・・速度
変換器、３．５．９．１１・・・制御メモリ、４・・・
パリティ付加回路、６・・・多重化回路、７・・・分離
回路、８・・・パリティ検査回路

Claims (1)

【特許請求の範囲】
1. ディジタル回線信号を第１の制御メモリによって指定さ
   れたタイムスロットに速度変換し前記ディジタル回線信
   号からパリテイビットを決定し該パリテイビットを第２
   の制御メモリによつて指定された前記タイムスロットと
   は異なるマルチフレーム内タイムスロットに前記ディジ
   タル回線信号と共に多重化する手段と、多重化信号をデ
   ィジタル回線信号及びパリテイビットに分離し該ディジ
   タル回線信号を第３の制御メモリによって指定されたタ
   イムスロットをサンプリングして速度変換し該ディジタ
   ル回線信号及び第４の制御メモリで指定されたタイムス
   ロットのパリティビットからパリテイ検査を行う分離手
   段とを有することを特徴とした監視信号多重化方式。