JPH03288241A - レジスタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロプロセッサを用いたシステムのデ
バッグを支援するマイクロプロセッサ内部のレジスタ装
置に関するものである。

〔従来の技術〉 第５図はレジスタ内蔵型のマイクロプロセッサの構成を
説明するブロック図であり、１はマイクロプロセッサ内
部バス（Ｘバス）で、第１のレジスタ群４にデータの書
込みおよび読出しに使用され、ＡＬＵ５１．制御部５２
．第１のレジスタ群４に接続されている。２はマイクロ
プロセッサ内部バス（Ｙバス）で、第１のレジスタ群４
（レジスタ４−１〜４−Ｎから構成される）からデータ
を読み出しの際に使用される。

第６図は、第５図に示したレジスタ群４の要部構成を説
明する概要図である。

図において、３は前記マイクロプロセッサ内部バス１か
らマイクロプロセッサ内部バス２への人出力データを示
し、５は前記レジスタ群４からマイクロプロセッサ内部
バス２への出力データである。

第７図は、３４６図に示したレジスタ群４中の１つのレ
ジスタの論理構成を説明する論理図である。

この図において、６はトランスミッションゲートで、ラ
ッチ１０へのデータの書き込みを行う。

７はラッチを構成するインバータ、８は帰還用インバー
タ、９は前記インバータ８の帰還を制御するトランスミ
ッションゲート、１０はインバータ７．８とトランスミ
ッションゲート９で形成されるラッチ、１１．１２はラ
ッチ１０のデータをマイクロプロセッサ内部バス１に読
み出すためのトランスミジョンゲート、１３．１４はラ
ッチ１゜のデータをマイクロプロセッサ内部バス２に読
み出すためにトランスミッションゲート、１５は前記１
０にデータを書き込むための制御信号、１６は前記制御
信号１５の反転信号であり、ラッチ１０に書き込まれた
データを確定させるための制御信号、１７は前記ラッチ
１０のデータをマイクロプロセッサ内部バス１に読み出
すための＊Ｊａ信号、１８は前記ラッチ１ｏのデータを
マイクロプロセッサ内部バス２に読み出すための制御信
号である。

次に、第６図、第７図に示したレジスタ群４を内蔵する
マイクロプロセッサにおけるシステムのデバッグ処理動
作について説明する。

先ず、マイクロプロセッサ内部バス１上のデータは、制
御信号１５がアクティブになることによって、トランス
ミッションゲート６より入力され、インバータ７．８の
状態を決定する。制御信号１５がインアクティブになっ
た場合、トランスミッションゲート６が閉じ、同時に制
御信号１６がアクティブになりトランスミッションゲー
ト９が開き、インバータ７．８で形成されるラッチ１０
にデータが蓄えられる。

また、蓄えられたデータをマイクロプロセッサ内部バス
１に読み出す場合は、制御信号１７をアクティブにする
ことによってトランスミジョンゲート１１．１２を経由
して蓄えられたデータを出力することができる。同様に
マイクロプロセッサ内部バス２に読み出す場合は、制御
信号１８をアクティブにすることによってトランスミッ
ションゲート１３．１４を経由して蓄えられたデータを
出力することができる。

従って、上記のハードウェアを用いた場合、マイクロプ
ロセッサを用いたシステムをデバッグする際においては
、マイクロプロセッサの各レジスタの内容をトランスミ
ッションゲート１１．１２もしくはトランスミッション
ゲート１３，１４を経由し、マイクロプロセッサ内部バ
ス１．２に読み出し、さらにマイクロプロセッサの外部
に読み出すことによって、マイクロプロセッサの内部状
態を外部で判断することができる。

このように、従来のレジスタ装置においても、マイクロ
プロセッサの内部レジスタの情報を外部に読み出すこと
により、マイクロプロセッサの内部状態を判断し、マイ
クロプロセッサを用いたシステムのデバッグを行うこと
ができる。しかしながらレジスタに蓄えられているのは
、マイクロプロセッサが動作しているその時点のレジス
タ情報のみであり、過去のレジスタ情報は蓄えられてい
ない。従って、コントロールレジスタ等のようにマイク
ロプロセッサの動作によって常に書き換えられているレ
ジスタに関しては、デバッグの対象となる情報を読み出
すことができない場合もあり、デバッグ情報として十分
なものではなかった。

〔発明が解決しようとする課題〕

従来のレジスタ装置は上記のように構成されているので
、内部に蓄えているレジスタ情報が唯一１世代のみであ
り、また、マイクロプロセッサの動作によって、または
マイクロプロセッサを動作させるために内部のレジスタ
の値は常に書き換えられており、デバッグの際にスタッ
クに読み出されるレジスタ情報は、その時点のレジスタ
情報のみであり、過去のレジスタ情報を読み出すことは
不可能である。また、ソフトウェアによって逐次レジス
タの内容を外部のスタックに読み出すことによって、過
去のレジスタ情報を蓄えることも可能であるが、リアル
タイムなデバッグを行うことはできないという問題点が
あった。

このように、従来のレジスタ装置は動作時の情報を蓄え
ているだけであり、過去の情報を蓄える機能を含んでい
ない。言い替えれば、マイクロブロセッサの動作によっ
て、またはマイクロプロセッサを動作させるために内部
のレジスタの値は常に書き換えられており、レジスタに
蓄えられているは、マイクロプロセッサが動作している
その時点のレジスタ情報のみである。従って、マイクロ
プロセッサを用いたシステムのデバッグを内部レジスタ
の情報によって行うには、充分、かつ有効な情報を得る
ことができない等の重大な問題点があった。

この発明は、上記の問題点を解決するためになされたも
ので、過去のレジスタ情報を蓄積することにより、現在
のレジスタ情報と過去のレジスタ情報のそれぞれを選択
的にマイクロプロセッサの外部に読み出すことが可能な
レジスタ装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るレジスタ装置は、第１のレジスタに対す
るデータ書き込み毎に第１のレジスタに蓄積されていた
レジスタ情報を順次シフトしながら蓄える第２のレジス
タと、マイクロプロセッサにより構築されるシステムの
デバッグ時に、入力される読出し制御信号に基づいて第
２のレジスタまたは第１のレジスタに蓄積されたいずれ
かのレジスタ情報をマイクロプロセッサの外部に対して
選択的に読み出す制御手段とを設けたものである。

〔作用〕

この発明においては、第１のレジスタに対してデータ書
き込みアクセスが発生すると、第１のレジスタに対する
データ書き込み毎に、第２のレジスタに対して第１のレ
ジスタに蓄積されていたレジスタ情報が順次シフトされ
ながら蓄えられて行く。この時、入力される読出し制御
信号に基づいて制御手段が第２のレジスタまたは第１の
レジスタに蓄積されたいずれかのレジスタ情報をマイク
ロプロセッサの外部に対して選択的に読み出させ、マイ
クロプロセッサの過去または現在の内部状態をデバッグ
することが可能となる。

〔実施例） Ｓ１図はこの発明の一実施例を示すレジスタ装置の構成
を説明するブロック図であり、第６図と同一のものには
同じ符号を付しである。

図において、１９は第１のレジスタ群４から第２のレジ
スタ群２０へのデータ、２０はシフトレジスタから構成
される第２のレジスタ群で、レジスタ２０−１〜２０−
Ｎから構成される。３７は前記第２のレジスタ群２０か
らマイクロプロセッサ内部バス１への出力データ、３８
は前記第２のレジスタ群２０からマイクロプロセッサ内
部バス２への出力データである。

第２図は、第１図に示したレジスタ装置中の１つのレジ
スタとシフトレジスタとの論理構成を説明する論理ブロ
ック図であり、第１図、第６図。

第７図と同一のものには同じ符号を付しである。

図において、２１は第１のレジスタ群４からのデータを
第２のレジスタを形成するシフトレジスタの１段目のラ
ッチ２５に書き込むためのトランスミッションゲート、
２２．２７はラッチを形成するインバータ、２３．２８
はラッチを形成する帰還用インバータ、２４．２９は帰
還用インバータ２３，２８を制御するトランスミッショ
ンゲート、２５はシフトレジスタを形成する１段目のラ
ッチ、２６は１段目のラッチ２５から２段目のラッチ３
ｏへのシフト動作を行うためのトランスミッションゲー
ト、３０はシフトレジスタを形成する２段目のラッチ、
２Ｑは前記ラッチ２５．３０によって形成されるシフト
レジスタからなる第２のレジスタ群、３１．３２は２段
目のラッチ３０の内容をマイクロプロセッサ内部バス１
に読出すためのトランスミッションゲート、３３．３４
は２段目のラッチ３ｏの内容をマイクロプロセッサ内部
バス２に読み出すためのトランスミッションゲート、３
５は前記ラッチ３０の内容をマイクロプロセッサ内部バ
ス１に読み出すための制御信号（ＲＥＡＤＸＺ）　、３
６は前記ラッチ３０の内容をマイクロプロセッサ内部バ
ス２に読み出させる制御信号（ＲＥＡＤＹＺ）である。

このように構成されたレジスタ装置において、第１のレ
ジスタ（この実施例ではレジスタ群４）に対してデータ
書き込みアクセスが発生すると、第１のレジスタに対す
るデータ書き込み毎に、第２のレジスタ（この実施例で
は第２のレジスタ群２０）に対して第１のレジスタに蓄
積されていたレジスタ情報が順次シフトされながら蓄え
られて行く。この時、人力される読出し制御信号に基づ
いて制御手段（この実施例ではトランスミッションゲー
ト１１〜１４．３１〜３４等より構成される）が第２の
レジスタまたは第１のレジスタに蓄積されたいずれかの
レジスタ情報をマイクロプロセッサの外部に対して選択
的に読み出させ、マイクロプロセッサの過去または現在
の内部状態をデバッグすることが可能となる。

次に、第１図、第２図のレジスタ装置を内蔵するマイク
ロプロセッサシステムのデバッグ処理動作について説明
する。

先ず、マイクロプロセッサ内部バス１上のデータは、制
御信号１５がアクティブになることによって、トランス
ミッションゲート６より入力され、インバータ７の状態
を決定する。制御信号１５がインアクティブになった場
合、トランスミッションゲート６が閉じ、同時に制御信
号１６がアクティブになりトランスミッションゲート９
が開き、インバータ７．８で形成されるランチ１０にデ
ータが蓄えられる。また、制御信号１６がアクティブに
なることにより、レジスタ群２００１段目のラッチ２５
にラッチ１０の反転したデータが書き込まれる。次に、
制御信号１５が再びアクティブになると、次の新たなデ
ータがラッチ１０に書き込まれ、同時にトランスミッシ
ョンゲート２６を通じてレジスタ群２０内の１段目のラ
ッチ２５に先に蓄えられたデータが、２段目のラッチ３
０に書き込まれる。

すなわち、制御信号１５を基準にして各ラッチ１０．２
５．３０を見ると、第２のレジスタであるレジスタ群２
０内の１段目のラッチ２５のデータは、第１のレジスタ
内のラッチ１０のデータより位相が１８０度遅れている
こととなり、レジスタ群２０内の２段目のラッチ３０の
データは第１のレジスタ内（レジスタ群４内）のラッチ
１０のデータより位相が３６０度遅れて書き込まれるこ
とになる。

また、このように第１のレジスタのラッチ１０に蓄えら
れたデータおよびレジスタ群２０内の２番目のラッチ３
ｏに蓄えられたデータをマイクロプロセッサ内部バス１
に読み出す場合は、制御信号１７および制御信号３５を
それぞれ独立にアクティブにすることにより、トランス
ミッションゲート１１，１２およびトランスミッション
ゲート３１．３２を経由して蓄えられたデータを出力す
ることができる。

同様に第１のレジスタ群４のラッチ１０に蓄えられたデ
ータおよび第２のレジスタ群２０内の２段目のラッチ３
０に蓄えられたデータをマイクロプロセッサ内部バス２
に読み出す場合は、制御信号１８．３６をそれぞれ独立
にアクティブにすることにより、トランスミッションゲ
ート１３゜１４およびトランスミッションゲート３３．
３４を経由して蓄えられたデータを出力することができ
る。

次に、第３図に示すタイミングチャートを参照しながら
第２図に動作について詳述する。

第３図は、第２図に示したレジスタ装置におけるデータ
保持処理動作を詳述するタイミングチャートである。

第１のレジスタ群４と第２のレジスタ群２０に含まれる
ラッチ１０．２５．３０の内部データについて説明する
。

先ず、マイクロプロセッサ内のマイクロプロセッサ内部
バス１にデータＡが出力されている状態において、制御
信号１５がアクティブになると、ラッチ１ｏはマイクロ
プロセッサ内のマイクロプロセッサ内部バス１上のデー
タＡを内部に取り込む。次に、制御信号１５がインアク
ティブになり、同時に制御信号１６がアクティブになる
と、ラッチ１０に取り込まれたデータＡはラッチ内に確
定され保持される。また、制御信号１６がアクティブに
なるのと同時にラッチ２５はラッチ１０の内部に保持さ
れているデータを反転データ、／Ａとしてラッチ内部に
読み込む。次に、新たにマイクロプロセッサ内のマイク
ロプロセッサ内部バス１上にデータＢが出力され、制御
信号１５によってラッチ１０がマイクロプロセッサ内の
マイクロプロセッサ内部バス１上のデータＢを内部に取
り込むと、同じ制御信号１５によってラッチ３ｏはラッ
チ２５内に保持された反転したデータ／Ａを再び反転し
、データＡとして内部に読み込む。更に、制御信号１６
がアクティブになり、ラッチ１０内のデータＢが確定す
ると同時にラッチ３０において先のデータＡが確定する
ことになる。このように、第２のレジスタ群２ｏの第２
のラッチ３０には、第１のレジスタ群４内のラッチ１０
に書き込まれたデータより常に１つ世代が古いデータを
保持することになる。

次に、第４図に示すタイミングチャートを参照しながら
データ読出し処理動作について説明する。

第４図は、第２図に示したレジスタ装置におけるデータ
読出し処理動作を詳述するタイミングチャートである。

以下、各レジスタ内（この実施例では第１のレジスタ群
４および第２のレジスタ群２０）のラッチ１０．２５．
３０に保持されたデータをマイクロプロセッサ内のバス
に読み出す動作について説明する。

制御信号１５．１６によって新たなデータがレジスタ群
４に書き込まれない限り、各レジスタ内のラッチのデー
タは更新されずに保持され続ける。従って、制御信号１
７をアクティブにすることにより、第１のレジスタ群４
のラッチ１０から現在のレジスタの保持しているデータ
をマイクロプロセッサのマイクロプロセッサ内部バス１
に出力することが可能である。また、制御信号３５をア
クティブにすることにより、１４２のレジスタ群２０の
ラッチ３０に保持されている１つ世代が古いデータをマ
イクロプロセッサのマイクロプロセッサ内部バス１に出
力することも可能である。同様に、制御信号８．３６に
より、データをマイクロプロセッサのマイクロプロセッ
サ内部バス２に出力することもできる。

従って、上記のハードウェアを用いた場合、マイクロプ
ロセッサを用いたシステムをデバッグする際に、マイク
ロプロセッサの第１のレジスタ群４の内容をマイクロプ
ロセッサ内部バス１，２に読み出し、さらにマイクロプ
ロセッサの外部に読み出すことにより、マイクロプロセ
ッサの現在の内部状態を外部で判断することはもちろん
、マイクロプロセッサの第２のレジスタ群２０の内容を
マイクロプロセッサ内部バス１．２に読み出し、さらに
マイクロプロセッサの外部に読み出すことにより、マイ
クロプロセッサの現在の内部状態を外部で判断すること
が可能となる。

〔発明の効果） 以上説明したように、この発明は第１のレジスタに対す
るデータ書き込み毎に￥Ｓ１のレジスタに蓄積されてい
たレジスタ情報を順次シフトしながら蓄える第２のレジ
スタと、マイクロプロセッサにより構築されるシステム
のデバッグ時に、入力される読出し制御信号に基づいて
第２のレジスタまたは第１のレジスタに蓄積されたいず
れかのレジスタ情報をマイクロプロセッサの外部に対し
て選択的に読み出す制御手段とを設けたので、マイクロ
プロセッサの過去の内部状態をプロセッサ外部に読み出
すことが可能となる。

従って、マイクロプロセッサの内部状態が、ある状態か
ら他の状態に変化することによって生じる現象をデバッ
グする場合において、現象が発生した結果の内部状態の
みならず、現象が発生する要因となった内部状態をも遡
ってマイクロプロセッサ外部へ読み出すことが可能とな
り、マイクロプロセッサを用いたシステムのデバッグ情
報を飛躍的に増大させることができる等の優れた効果を
奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すレジスタ装置の構成
を説明するブロック図、第２図は、第１図に示したレジ
スタ装置中の１つのレジスタとシフトレジスタとの論理
構成を説明する論理ブロック図、第３図は、第２図に示
したレジスタ装置におけるデータ保持処理動作を詳述す
るタイミングチャート、＄４図は、第２図に示したレジ
スタ装置におけるデータ読出し処理動作を詳述するタイ
ミングチャート、￥ＳＳ図はレジスタ内蔵型のマイクロ
プロセッサの構成を説明するブロック図、第６図は、第
５図に示したレジスタ群の要部構成を説明する概要図、
第７図は、第６図に示したレジスタ群中の１つのレジス
タの論理構成を説明する論理図である。 図において、１．２はマイクロプロセッサ内部バス、３
は入出力データ、４は第１のレジスタ群、５は出力デー
タ、６，９．１１〜１４，２４．２６，２９．３１〜３
４はトランスミッションゲート、７．８，２２，２３．
２７．２８はインバータ、１０　、２５　、３０　＆ｔ
　ラッチ、２０は第２のレジスタ群である。 なお、図中の同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. マイクロプロセッサに第１のレジスタが内蔵されるレジ
   スタ装置において、前記第１のレジスタに対するデータ
   書き込み毎に前記第１のレジスタに蓄積されていたレジ
   スタ情報を順次シフトしながら蓄える第２のレジスタと
   、前記マイクロプロセッサにより構築されるシステムの
   デバッグ時に、入力される制御信号に基づいて前記第２
   のレジスタまたは第１のレジスタに蓄積されたいずれか
   のレジスタ情報を前記マイクロプロセッサの外部に対し
   て選択的に読み出す制御手段とを具備したことを特徴と
   するレジスタ装置。