JPH04305783A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04305783A JPH04305783A JP3001328A JP132891A JPH04305783A JP H04305783 A JPH04305783 A JP H04305783A JP 3001328 A JP3001328 A JP 3001328A JP 132891 A JP132891 A JP 132891A JP H04305783 A JPH04305783 A JP H04305783A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- microcomputer
- write
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータに
関し、特にブログラム開発用として用いられるマイクロ
コンピュータに関する。
関し、特にブログラム開発用として用いられるマイクロ
コンピュータに関する。
【０００２】
【従来の技術】従来、この種のマイクロコンピュータに
おいては、内部にマイクロコンピュータを制御するため
のプログラムおよび制御用データを保有しているものが
ある。図３に示されるのは、前記従来のマイクロコンピ
ュータにおける該当部分を示す部分ブロック図である。 図３に示されるように、レジスタ指定用のアドレス・バ
ス２０５およびデータ・バス２０６に対応して、レジス
タ１０が設けられている。なお、このレジスタ１０は、
データ・メモリに置換えてもよい。
おいては、内部にマイクロコンピュータを制御するため
のプログラムおよび制御用データを保有しているものが
ある。図３に示されるのは、前記従来のマイクロコンピ
ュータにおける該当部分を示す部分ブロック図である。 図３に示されるように、レジスタ指定用のアドレス・バ
ス２０５およびデータ・バス２０６に対応して、レジス
タ１０が設けられている。なお、このレジスタ１０は、
データ・メモリに置換えてもよい。
【０００３】マイクロコンピュータに内蔵された制御用
プログラムの内容が、レジスタ１０に対する書込み、ま
たは読出しである場合には、マイクロコンピュータ内部
のアドレス・バスにより、書込み先／読出し先のレジス
タが指定され、また、書込み／読出しデータは内部のデ
ータ・バスを使用して入出力が行われる。
プログラムの内容が、レジスタ１０に対する書込み、ま
たは読出しである場合には、マイクロコンピュータ内部
のアドレス・バスにより、書込み先／読出し先のレジス
タが指定され、また、書込み／読出しデータは内部のデ
ータ・バスを使用して入出力が行われる。
【０００４】また、マイクロコンピュータの外部に制御
用プログラムおよび制御用データが保有されている場合
の例としては、図４の部分ブロック図に示されるマイク
ロコンピュータがある。図４に示されるように、外部制
御プログラムおよびデータ・アクセス用のアドレス・バ
ス２０７と、インストラクション・サイクルおよび外部
データ・アクセス命令を実行した場合に応じて開放され
るアドレス用のバッファ１１と、レジスタ１２と、イン
ストラクション・サイクルおよび外部データ・アクセス
命令を実行した場合に応じて開放される双方向特性を有
するデータ用のバッファ１３と、を備えて構成される。 ここで、レジスタ１２は、データ・メモリに置換えても
よい。
用プログラムおよび制御用データが保有されている場合
の例としては、図４の部分ブロック図に示されるマイク
ロコンピュータがある。図４に示されるように、外部制
御プログラムおよびデータ・アクセス用のアドレス・バ
ス２０７と、インストラクション・サイクルおよび外部
データ・アクセス命令を実行した場合に応じて開放され
るアドレス用のバッファ１１と、レジスタ１２と、イン
ストラクション・サイクルおよび外部データ・アクセス
命令を実行した場合に応じて開放される双方向特性を有
するデータ用のバッファ１３と、を備えて構成される。 ここで、レジスタ１２は、データ・メモリに置換えても
よい。
【０００５】マイクロコンピュータにおいては、所定の
制御用プログラムを読込むために、インストラクション
・サイクルに応じて、インストラクション・サイクル外
部アクセス信号１０３により、バッファ１１を通して読
出し先を指定し、外部とのインタフェース時間を持った
後、データを双方向性のバッファ１３を介して、所定の
データをマイクロコンピュータ内に取込む。実行された
命令が外部をアクセスする命令であった場合においても
、バッファ１１を通して読出し先を指定して、外部との
インタフェース時間を持った後に、双方向性のバッファ
１３を介して、マイクロコンピュータ内部へのデータ取
込みが行われる。
制御用プログラムを読込むために、インストラクション
・サイクルに応じて、インストラクション・サイクル外
部アクセス信号１０３により、バッファ１１を通して読
出し先を指定し、外部とのインタフェース時間を持った
後、データを双方向性のバッファ１３を介して、所定の
データをマイクロコンピュータ内に取込む。実行された
命令が外部をアクセスする命令であった場合においても
、バッファ１１を通して読出し先を指定して、外部との
インタフェース時間を持った後に、双方向性のバッファ
１３を介して、マイクロコンピュータ内部へのデータ取
込みが行われる。
【０００６】
【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータにおいては、マイクロコンピュータの制
御プログラムを開発する過程において、マイクロコンピ
ュータ内部のレジスタまたはデータ・メモリを指定する
アドレス・バスが、マイクロコンピュータ外部に接続さ
れていないため、マイクロコンピュータにおいて、連続
的に実時間にて制御プログラムが実行されている時点に
おいては、マイクロコンピュータ内部のレジスタまたは
データ・メモリの内容を外部から見ることができないと
いう欠点がある。
ロコンピュータにおいては、マイクロコンピュータの制
御プログラムを開発する過程において、マイクロコンピ
ュータ内部のレジスタまたはデータ・メモリを指定する
アドレス・バスが、マイクロコンピュータ外部に接続さ
れていないため、マイクロコンピュータにおいて、連続
的に実時間にて制御プログラムが実行されている時点に
おいては、マイクロコンピュータ内部のレジスタまたは
データ・メモリの内容を外部から見ることができないと
いう欠点がある。
【０００７】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、マイクロコンピュータ制御用のレジスタまた
はデータ・メモリを有するマイクロコンピュータにおい
て、所定の書込み命令信号を介して、前記レジスタまた
はデータ・メモリにデータの書込みを実行する際に、前
記レジスタまたはデータ・メモリに対応する書込みアド
レス情報を、前記書込み命令信号により制御されて、マ
イクロコンピュータ外部に出力するアドレス出力バッフ
ァと、前記書込み命令信号を介して、前記レジスタまた
はデータ・メモリにデータの書込みを実行する際に、前
記レジスタまたはデータ・メモリに対する書込みデータ
情報を、前記書込み命令信号により制御されて、マイク
ロコンピュータ外部に出力するデータ出力バッファと、
を備えて構成される。
ュータは、マイクロコンピュータ制御用のレジスタまた
はデータ・メモリを有するマイクロコンピュータにおい
て、所定の書込み命令信号を介して、前記レジスタまた
はデータ・メモリにデータの書込みを実行する際に、前
記レジスタまたはデータ・メモリに対応する書込みアド
レス情報を、前記書込み命令信号により制御されて、マ
イクロコンピュータ外部に出力するアドレス出力バッフ
ァと、前記書込み命令信号を介して、前記レジスタまた
はデータ・メモリにデータの書込みを実行する際に、前
記レジスタまたはデータ・メモリに対する書込みデータ
情報を、前記書込み命令信号により制御されて、マイク
ロコンピュータ外部に出力するデータ出力バッファと、
を備えて構成される。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は、本発明の第１の実施例に含まれる
、レジスタ（または、データ・メモリ）の部分を示す部
分ブロック図である。図１に示されるように、本実施例
のレジスタ部分は、アドレス・バス２０１およびデータ
・バス２０２に対応して、レジスタ１と、バッファ２お
よび３とを備えて構成される。アドレス・バス２０１は
、レジスタ１に対するデータの書込み先／読出し先を指
定するバスであり、バッファ２は、マイクロコンピュー
タにおいて、レジスタ１に対して書込み命令を実行する
場合に、書込み先のレジスタ１のアドレスを、外部接続
端子５１を経由して外部に出力するための出力バッファ
である。また、バッファ３は、マイクロコンピュータに
おいて、書込み命令を実行する場合に、レジスタ１に対
する書込みデータを、外部接続端子５２を経由して外部
に出力するためのデータ・バッファである。
、レジスタ（または、データ・メモリ）の部分を示す部
分ブロック図である。図１に示されるように、本実施例
のレジスタ部分は、アドレス・バス２０１およびデータ
・バス２０２に対応して、レジスタ１と、バッファ２お
よび３とを備えて構成される。アドレス・バス２０１は
、レジスタ１に対するデータの書込み先／読出し先を指
定するバスであり、バッファ２は、マイクロコンピュー
タにおいて、レジスタ１に対して書込み命令を実行する
場合に、書込み先のレジスタ１のアドレスを、外部接続
端子５１を経由して外部に出力するための出力バッファ
である。また、バッファ３は、マイクロコンピュータに
おいて、書込み命令を実行する場合に、レジスタ１に対
する書込みデータを、外部接続端子５２を経由して外部
に出力するためのデータ・バッファである。
【００１０】次に、動作について説明する。マイクロコ
ンピュータにおいて、レジスタ１に対して書込み命令を
実行する場合、データ・バス２０２上にあるデータは、
アドレス・バス２０１を介して指定されたレジスタ１に
書込まれるとともに、レジスタ１に対する書込み命令信
号１０１を介して、データ出力用のバッファ３により、
レジスタ１に書込まれたデータが、外部接続端子５２を
経由して外部に出力され、また、同時に、書込み命令信
号１０１を介して、アドレス出力用のバッファ２により
、書込みが行われたレジスタ１のアドレス情報が、外部
接続端子５１を経由して外部に出力される。この一連の
書込み動作を介して、マイクロコンピュータにおいて、
連続的に実時間の制御ブログラムが実行されている状態
においても、マイクロコンピュータ内部のレジスタ１に
おけるデータ内容の変化を、外部より観測することが可
能となる。
ンピュータにおいて、レジスタ１に対して書込み命令を
実行する場合、データ・バス２０２上にあるデータは、
アドレス・バス２０１を介して指定されたレジスタ１に
書込まれるとともに、レジスタ１に対する書込み命令信
号１０１を介して、データ出力用のバッファ３により、
レジスタ１に書込まれたデータが、外部接続端子５２を
経由して外部に出力され、また、同時に、書込み命令信
号１０１を介して、アドレス出力用のバッファ２により
、書込みが行われたレジスタ１のアドレス情報が、外部
接続端子５１を経由して外部に出力される。この一連の
書込み動作を介して、マイクロコンピュータにおいて、
連続的に実時間の制御ブログラムが実行されている状態
においても、マイクロコンピュータ内部のレジスタ１に
おけるデータ内容の変化を、外部より観測することが可
能となる。
【００１１】なお、上記の説明においては、マイクロコ
ンピュータに含まれるレジスタの場合についての動作説
明を行ったが、このレジスタの代りに、データ・メモリ
を置換えても、同様の動作が行われることは云うまでも
ない。
ンピュータに含まれるレジスタの場合についての動作説
明を行ったが、このレジスタの代りに、データ・メモリ
を置換えても、同様の動作が行われることは云うまでも
ない。
【００１２】図２は、本発明の第２の実施例に含まれる
、レジスタ（または、データ・メモリ）の部分を示す部
分ブロック図である。図２に示されるように、本実施例
のレジスタ部分は、アドレス・バス２０３およびデータ
・バス２０４に対応して、レジスタ４と、バッファ５〜
８と、ＡＮＤ回路９とを備えて構成される。ここにおい
て、バッファ５はアドレス・データ出力用のバッファ、
バッファ６は双方向特性を有するアドレス・データ入出
力用のバッファ、そして、バッファ７および８は双方向
特性を有するデータ入出力用のバッファである。
、レジスタ（または、データ・メモリ）の部分を示す部
分ブロック図である。図２に示されるように、本実施例
のレジスタ部分は、アドレス・バス２０３およびデータ
・バス２０４に対応して、レジスタ４と、バッファ５〜
８と、ＡＮＤ回路９とを備えて構成される。ここにおい
て、バッファ５はアドレス・データ出力用のバッファ、
バッファ６は双方向特性を有するアドレス・データ入出
力用のバッファ、そして、バッファ７および８は双方向
特性を有するデータ入出力用のバッファである。
【００１３】マイクロコンピュータにおいて、レジスタ
４に対する書込み命令が実行されると、データ・バス２
０４上にあるデータは、書込み命令信号１０２を介して
、双方向性のバッファ７を経由して、アドレス・バス２
０３およびバッファ５を介して指定されるレジスタ４に
書込まれるとともに、その書込みデータは、書込み命令
信号１０２を介して、双方向性のデータ入出力用のバッ
ファ８により、外部接続端子５４を経由して外部に出力
され、また、同時に、書込み命令信号１０２を介して、
双方向性のアドレス入出力用のバッファ６により、書込
みが行われたレジスタ４のアドレス情報が、外部接続端
子５３を経由して外部に出力される。この一連の書込み
動作を介して、マイクロコンピュータにおいて、連続的
に実時間の制御ブログラムが実行されている状態におい
ても、マイクロコンピュータ内部のレジスタ１における
データ内容の変化を、外部より容易に観測することが可
能となる。
４に対する書込み命令が実行されると、データ・バス２
０４上にあるデータは、書込み命令信号１０２を介して
、双方向性のバッファ７を経由して、アドレス・バス２
０３およびバッファ５を介して指定されるレジスタ４に
書込まれるとともに、その書込みデータは、書込み命令
信号１０２を介して、双方向性のデータ入出力用のバッ
ファ８により、外部接続端子５４を経由して外部に出力
され、また、同時に、書込み命令信号１０２を介して、
双方向性のアドレス入出力用のバッファ６により、書込
みが行われたレジスタ４のアドレス情報が、外部接続端
子５３を経由して外部に出力される。この一連の書込み
動作を介して、マイクロコンピュータにおいて、連続的
に実時間の制御ブログラムが実行されている状態におい
ても、マイクロコンピュータ内部のレジスタ１における
データ内容の変化を、外部より容易に観測することが可
能となる。
【００１４】また、この第２の実施例においては、端子
５５および端子５６より、それぞれ外部からの書込み信
号１０３および命令実行ストップ信号１０４を、ＡＮＤ
回路９を介してバッファ６および８に入力するとともに
、端子５６より、命令実行ストップ信号１０４をバッフ
ァ５および７に入力することより、外部接続端子５３よ
りレジスタ４に対する書換えアドレスを指定して、端子
５４より書換えるデータを入力し、レジスタ４に書込む
ことができる。
５５および端子５６より、それぞれ外部からの書込み信
号１０３および命令実行ストップ信号１０４を、ＡＮＤ
回路９を介してバッファ６および８に入力するとともに
、端子５６より、命令実行ストップ信号１０４をバッフ
ァ５および７に入力することより、外部接続端子５３よ
りレジスタ４に対する書換えアドレスを指定して、端子
５４より書換えるデータを入力し、レジスタ４に書込む
ことができる。
【００１５】なお、上記の説明においては、マイクロコ
ンピュータに含まれるレジスタの場合についての動作説
明を行ったが、このレジスタの代りに、データ・メモリ
を置換えても、同様の動作が行われることは、第１の実
施例の場合と同様である。
ンピュータに含まれるレジスタの場合についての動作説
明を行ったが、このレジスタの代りに、データ・メモリ
を置換えても、同様の動作が行われることは、第１の実
施例の場合と同様である。
【００１６】
【発明の効果】以上説明したように、本発明は、マイク
ロコンピュータにおけるレジスタ（または、データ・メ
モリ）に対する書込み命令に対応して、アドレス情報お
よび書込みデータを出力するアドレス・バッファとデー
タ・バッファを設けることにより、マイクロコンピュー
タの動作中においても、実時間において、前記レジスタ
のデータ内容を確認することが可能となり、プログラム
開発の効率を改善することができるという効果がある。
ロコンピュータにおけるレジスタ（または、データ・メ
モリ）に対する書込み命令に対応して、アドレス情報お
よび書込みデータを出力するアドレス・バッファとデー
タ・バッファを設けることにより、マイクロコンピュー
タの動作中においても、実時間において、前記レジスタ
のデータ内容を確認することが可能となり、プログラム
開発の効率を改善することができるという効果がある。
【図１】本発明の第１の実施例の部分を示すブロック図
である。
である。
【図２】本発明の第２の実施例の部分を示すブロック図
である。
である。
【図３】従来例の部分を示すブロック図である。
【図４】他の従来例の部分を示すブロック図である。
１，４，１０，１２ レジスタ
２，３，５〜８，１１，１３ バッファ９
ＡＮＤ回路
ＡＮＤ回路
Claims (1)
- 【請求項１】 マイクロコンピュータ制御用のレジス
タまたはデータ・メモリを有するマイクロコンピュータ
において、所定の書込み命令信号を介して、前記レジス
タまたはデータ・メモリにデータの書込みを実行する際
に、前記レジスタまたはデータ・メモリに対応する書込
みアドレス情報を、前記書込み命令信号により制御され
て、マイクロコンピュータ外部に出力するアドレス出力
バッファと、前記書込み命令信号を介して、前記レジス
タまたはデータ・メモリにデータの書込みを実行する際
に、前記レジスタまたはデータ・メモリに対する書込み
データ情報を、前記書込み命令信号により制御されて、
マイクロコンピュータ外部に出力するデータ出力バッフ
ァと、を備えることを特徴とするマイクロコンピュータ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001328A JPH04305783A (ja) | 1991-01-10 | 1991-01-10 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001328A JPH04305783A (ja) | 1991-01-10 | 1991-01-10 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04305783A true JPH04305783A (ja) | 1992-10-28 |
Family
ID=11498432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3001328A Pending JPH04305783A (ja) | 1991-01-10 | 1991-01-10 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04305783A (ja) |
-
1991
- 1991-01-10 JP JP3001328A patent/JPH04305783A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH045216B2 (ja) | ||
| JPH04305783A (ja) | マイクロコンピュータ | |
| JP3328867B2 (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JPH03113659A (ja) | キャッシュメモリ試験方法 | |
| JP2002541582A (ja) | エミュレータシステム内のユーザメモリを更新する方法およびシステム | |
| JP2731618B2 (ja) | エミュレータ | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
| JPH0259495B2 (ja) | ||
| JPH04242871A (ja) | データフロー計算機のライトモジュール | |
| JPH02310738A (ja) | マイクロプロセッサｉｃ | |
| JPH05151020A (ja) | デイジタル信号処理装置 | |
| JPS63104156A (ja) | 情報処理装置 | |
| JPH05189332A (ja) | 情報処理装置 | |
| JPH03288241A (ja) | レジスタ装置 | |
| JPH0679278B2 (ja) | マイクロコンピュ−タ開発装置 | |
| JPS619733A (ja) | テスト装置 | |
| JPH03168845A (ja) | 命令実行制御方式 | |
| JPH11203134A (ja) | ビット演算回路 | |
| JPH0399338A (ja) | マイクロプロセッサ | |
| JPH07191844A (ja) | プログラマブル・ロジック付きマイクロプロセッサ | |
| JPH0683705A (ja) | マイクロコンピュータｌｓｉ | |
| JPH08272603A (ja) | データ処理装置 | |
| JPS63317857A (ja) | メモリアクセス回路 |