JPH03288950A - バス使用要求タイムアウト監視方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数個の装置（中央処理装置（ＣＰＵ）　、入出力バス
アダプタ（ＢＡ）等）が共通に接続されている、例えば
、内部バスを、各装置が使用する際の内部バス使用要求
を、内部に複数個同時に保持する装置、例えば、入出力
バスアダプタ（ＢＡ）におけるバス使用要求タイムアウ
ト監視方式に関し、 少ないハードウェアで、且つ、マイクロプログラムの負
担を増加させることなく、複数個の内部バスの使用要求
の保留時間を監視することを目的とし、 複数個のバスの使用要求は、まず、第１のバッファに保
持され、先に保持されている第２のバッファのバス使用
要求が全て受け付けられてクリアされた際に、上記第１
のバッファに保持されたバス使用要求を第２のバッファ
に移す機構のと、該第２のバッファにバス使用要求が少
なくとも１つが保持されている時間を監視するタイマと
を設け、上記のタイマは、バス使用要求を第１のバッフ
ァから第２のバッファに移す際にクリアされ、このタイ
マが一定時間を超過したことを検出して複数個のバス使
用要求のタイムアウトを検出するように構成する。

〔産業上の利用分野〕

本発明は、中央処理装置（ＣＰＵ）や、主記憶装置（Ｍ
ＳＵ）　、入出力バスアダプタ（ＢＡ）等の複数個の装
置が、例えば、内部バスを介して接続されているコンピ
ュータ本体装置に、各種の人出力制御装置が接続される
人出力バスを接続するための、人出力バスアダプタ（Ｂ
Ａ）における上記内部バス使用要求のタイムアウト監視
方式に関する。

最近のデータ処理の多様化、処理量の増大化に伴い、或
いは、装置内での集積度の向上に伴い、一つの装置、例
えば、計算機の本体装置内に、それぞれが並列動作をす
る複数個のユニ・ント、例えば、中央処理装置（ＣＰ［
Ｉ）　、人出力バスアダプタ（ＢＡ）等を搭載すること
ができるようになり、それぞれのユニットから発生する
内部バス使用要求を効果的に管理することができるバス
使用要求タイムアウト監視方式が必要とされるようにな
ってきた。

〔従来の技術と発明が解決しようとする課題〕第３図は
従来のバス使用要求タイムアウト監視方式を説明する図
であり、（ａ）は計算機システムの構成例を示し、（ｂ
）は人出力バスアダプタ（ＢＡ）における従来のバス使
用要求タイムアウト監視方式を示している。

（ａ）図に示したように、入出力バスアダプタ（ＢＡ）
　２はコンピュータ本体装置の内部バス３に接続され、
従ってコンピュータ本体装置に内蔵される。

中央処理装置（ＣＦ’Ｕ）　１は、内部バス３を通じて
、入出力バスアダプタ（ＢＡ）　２に対し、人出力バス
（■１０バス）７のアクセス要求を行う。

入出力バスアダプタ（ＢＡ）　２は、中央処理装置（Ｃ
ＰＵ）　１からのアクセス要求を受けて、これを解析し
、必要な人出力バスアクセスを行い、その結果を中央処
理装置（ＣＰＵ）　１に応答する。

又、入出力装置６からのデータ転送要求も、入出力バス
アダプタ（ＢＡ）　２を介して、内部バス３に対するバ
ス要求を行う。

一般に、中央処理装置（ＣＰＵ）　１は、（ａ）図に示
されている如くに、コンピュータ本体装置内に複数個存
在し、各中央処理装置（ＣＰＵ）　１が独立に入出力ハ
スアダプタ（ＢＡ）　２に入出力要求を行う。

この場合、入出力バスアダプタ（ＢＡ）　２は、異なる
中央処理装置（ＣＰＵ）　１からの要求間での優先順位
を適当に定め、その順序に従って入出力バスアクセスを
実行する。

上記、入出力装置６からのデータ転送要求についても、
同じように、内部バス３に対するバス使用要求間で優先
制御され、その順序に従って、データ転送が実行される
。

このとき、内部バス３の負荷状況や、入出力バスアダプ
タ（ＢＡ）　２以下の処理時間の関係で、入出力バスア
ダプタ（ＢＡ）　２内には、内部バス使用要求が保留状
態となることがあり得る。

通常、この保留状態は速やかに解除される。即ち内部バ
ス３が順次使用可能となる。然し、システムの信頼性を
高めるため、ある一定期間以上保留状態が継続した場合
を検出して警告を発生し、これをログ情報として保存し
たり、故障と判断される場合にはシステムを停止させる
必要がある。

従来方式においては、入出力バスアダプタ（ＢＡ）２内
部での処理が逐次的であったため、内部バス３の使用要
求は常に１つのみであり、これをタイマカウンタ回路、
又は、マイクロプログラムで監視することにより、この
要求の保留時間の監視は確実に行えた。

然し、人出力バスアダプタ（ＢＡ）　２は、（ａ）図に
示した計算機システムの場合、一般に全く独立に動作す
る複数個の中央処理装置（ＣＰＵ）　１から頻繁に処理
要求を受け取るほか、人出カバスフからも頻繁に内部バ
ス３のアクセスを伴う処理要求が発生ずる。

従って、入出力バスアダプタ（ＢＡ）　２の総合的な処
理能力を高める必要があり、このため入出力バスアダプ
タ（ＢＡ）　２内部での処理も並列化を進める必要があ
る。

（ｂ）は、入出力バスアダプタ（ＢＡ）　２内の処理を
並列化した場合の従来のバス要求タイムアウト監視方式
を示している。

入出力バスアダプタ（ＢＡ）　２内の処理を並列化する
と、内部バス３の使用要求が複数個同時に保留状態とな
ることが容易に予想できる。

たまたま、内部バス３の負荷が高くて、内部バス３を即
座に使用できない場合でも、入出力バスアダプタ（ＢＡ
）　２内部での処理は進めておき、内部バス３の負荷が
小さくなるのを待ってこれを使用するというような効率
の良い動作を狙う。

このような場合、従来に技術では、前述のように、一つ
のバス要求に対して逐次処理である為、複数の内部バス
の使用要求の保留時間の監視は、（ｂ）図に示したよう
に、各々のバス使用要求ごとにカウンタ２３ａを設ける
などの非現実的な対処が必要となるか、又は、マイクロ
プログラムに大きな負担がかかることとなるという問題
があった。

本発明は上記従来の欠点に鑑み、少ないハードウェアで
マイクロプログラムの負担を増大させることなく、バス
使用要求の保留時間を監視する機構を提供することを百
的とするものである。

〔課題を解決するための手段〕

第１図は本発明の原理構成図である。

上記の問題点は下記の如くに構成したバス使用要求タイ
ムアウト監視方式によって解決される。

複数個の装置が共通に接続されている、例えば、内部バ
スを、各装置が使用する際のバス使用要求を、内部に複
数個同時に保持する装置、例えば、入出力バスアダプタ
（ＢＡ）において、複数個のバスの使用要求は、まず、
第１のバッファ　（内部バス使用権要求バッファ）　２
０に保持され、先に保持されている第２のバッファ　（
内部バス使用権要求フラグレジスタ）２１のバス使用要
求が全て受け付けられてクリアされた際に、上記第１の
バッファ２０に保持されたハス使用要求を第２のバッフ
ァ２１に移す機構（ロード機構）のと。

該第２のバッファ２１にバス使用要求が少なくとも１つ
が保持されている時間を監視するタイマ２３とを設け、 上記のタイマ２３は、バス要求を第１のバッファ２０か
ら第２のバッファ２１に移す（ｌ：ｌ−ド）際にクリア
され、このタイマ２３が一定時間を超過したことを検出
して、複数個のバス使用要求のタイムアウトを検出する
ように構成する。

〔作用〕

即ち、本発明によれば、例えば、入出力バスアダプタ（
８Ａ）内の、複数の内部バスの使用要求の間の優先順位
を均等化するために、内部バス使用要求を２段階に保持
する機構（第１のバッファと。

第２の六ソファ）が用いられる。

この機構では、複数個の装置、例えば、中央処理装置（
ＣＰＵ）や１人出力装置から発生した内部バス使用要求
は、まず１段目のバッファ　（内部バス使用権要求バッ
ファ）に格納される。

そして２段目のバッファ　（内部バス使用権要求フラグ
レジスタ）に保持されていた内部バス使用要求がすべて
受け付けられて空になると、上記１段目のバッファの内
容（複数個の内部バス使用要求）が２段目のバッファに
移される　（ロードされる）。

このような機構において、２段目のバッファに内部バス
使用要求が１つでも保持されている時間をタイマカウン
タで監視する。

従って、内部バス使用要求が速やかに受け付けられてい
る場合、上記２段目のバッファの内容は順次更新され、
タイマカウンタはタイムアウトを検出しない。

内部バス使用要求が長時間に渡って受け付けられなかっ
た場合、タイマカウンタは最も最近の複数個の内部バス
使用要求が１段目のバッファから２段目のバッファへ移
された時点からの時間が一定値を超過したことを検出す
る。

このように作用するため、１つのタイマカウンタで、複
数個の内部バス使用要求の時間監視が可能となり、２段
目のバッファに格納されているハス使用要求が受け付け
られて無くなる毎に、第１段目のバッファに蓄積されて
いる新たな、複数個の内部バス使用要求が、第２段目の
バッファにロードされ、該ロードされた内部バス使用要
求間で優先順位が判定され、且つ、この時点から新たな
タイムアウト監視が行われるので、各内部バス使用要求
の間の優先順位を均等化できると共に、内部バス要求の
時間監視の為のハードウェアの簡略化と、マイクロプロ
グラムの負担増大の抑制に大きな効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図が本発明の原理構成図であり、第２図は本
発明の一実施例を示した図であり、（ａ）はブロック構
成を模式的に示し、（ｂｌ）　、　（ｂ２）は動作タイ
ムチャートを示していて、中央処理装置（ＣＰＵ）　１
への応答の為の内部バス使用要求や９人出カバスフから
の内部バス使用要求を保持する機構を、第１のバッファ
　（内部バス使用権要求バッファ）２０と、第２のバッ
ファ　（内部バス使用権要求フラグレジスタ）２１の２
段バッファで構威し、該第２のバッファに格納されてい
る内部ハス使用要求が全て受け付けられたとき、第１の
バッファに、その時までに蓄積されている新たな内部バ
ス使用要求を第２のバッファにロードのし、該ロードす
る信号で、タイマ２３をクリアしながら、第２のバッフ
ァ２１に１つでも内部バス使用要求が保持されている時
間を、該タイマ２３で監視する手段が、本発明を実施す
るのに必要な手段である。尚、全図を通して同じ符号は
同じ対象物を示している。

先ず、中央処理装置（ＣＰＵ）　１への応答の為の内部
バス使用要求、或いは、人出カバスフからの内部バス使
用要求が発生する毎に、順次、第１のバッファ　（内部
バス使用権要求バッファ）２０に格納される。

そして、第２のバッファ　（内部バス使用権要求フラグ
レジスタ）２１に、以前に格納、保持されていた内部バ
ス使用要求が、図示されていないバスアービタ　（これ
は、集中アービトレーション方式のものであってもよい
し、分散アービトレーション方式のものであってもよい
）に対して、バス使用権を要求して、バスの使用権を獲
得すると、優先順位判定回路２２で許可された要求から
内部バス３を使用して、中央処理袋ｆ（ｃｐｕ）　１へ
の応答なり５人出力装置６からのデータ転送を行う。

このようにして、該第２のバッファ２１内に保持されて
いた、全ての内部バス使用要求が、バスアービタに受け
付けられて、　空”になると、上記第１のバッファ２０
に、格納されている、新たな内部バス使用要求が、該第
２のバッファ２１にロードされ、そのとき、該第２のバ
ッファ２１にロードされた内部バス使用要求に対して、
優先順位判定回路２２で、優先順位の判定が行われるこ
とになり、複数個の内部バス使用要求の間の優先順位の
均等化が図られるように作用する。

このとき、タイマ２３内のタイマカウンタ２３０がクリ
アされる。即ち、該タイマ２３は、上記第２のバッファ
２１に内部バス使用要求が、少なくとも、１つが保持さ
れている時間、即ち、該第２のバッファ２１にロードさ
れた要求が全て、バスアービタに受け付けられる迄の時
間をカウントし、予め、設定レジスタ２３１に設定され
ている監視時間と比較され、一致すると、タイムアウト
を出力する。

従って、内部バス使用要求が、速やかに受け付けられて
いる場合には、該第２のバッファ２１の保持されている
内容は、順次更新され、上記タイマ２３がクリアされる
ので、タイムアウトを検出することはないが、該第２の
バッファ２１中の内部バス使用要求の少なくとも１個が
、長時間に渡って、例えば、１秒〜２秒に渡って受け付
けられなかった場合には、タイマ２３はタイムアウトを
検出する。

第２図（ｂｌ）は、第２のバッファ２１に保持されてい
る内部バス使用要求が、速やかに、受け付けられている
場合を示しており、タイマ２３は第１のバッファ２０か
ら、新たな要求が第２のバッファ２１にロードのされる
毎にクリアされ、その時点からカウントアツプを繰り返
し、該タイマ２３がタイムアウトを検出することはない
。

第２図（ｂ２〉は、第２のバッファ２１中の、例えば、
内部バス使用要求（４）が、長時間に渡ってバスアービ
タに受け付けられなかった場合を示しており、前述の設
定レジスタ２３１に設定されていた設定値ｒｌｏｏ　Ｊ
に、カウント値が一致し、タイムアウトを検出した場合
を示している。

尚、上記の実施例では、説明の都合上、入出力バスアダ
プタ（ＢＡ）において、例えば、内部バス使用要求の保
留時間を監視する例で説明したが、入出力バスアダプタ
（ＢＡ）に限らず、複数個のバス使用要求を扱う装置で
一般的に適用可能であることはいう迄もないことである
。

このように、本発明は、複数個の装置（中央処理装置ｆ
　（ＣＰＵ）　、入出力バスアダプタ（ＢＡ）等）が共
通に接続されている、例えば、内部バスを、各装置が使
用する際の内部バス使用要求を、内部に複数個同時に保
持する装置、例えば、入出力バスアダプタ（ＢＡ）にお
いて、中央処理装置（ＣＰＵ）　ｌへの応答の為の内部
バス使用要求や、入出カバスフからの内部バス使用要求
を保持する機構を、第１のバッファ　（内部バス使用権
要求バッファ）２０と、第２のバッファ　（内部バス使
用権要求フラグレジスタ）２１の２段バッファで構威し
、該第２のバッファに格納されている内部バス使用要求
が全て受け付けられたとき、第１のバッファに、その時
までに蓄積されている新たな内部バス使用要求を第２の
バッファにロードし、該ロードする信号で、タイマ２３
をクリアしながら、第２のバッファ２１に１つでも内部
バス使用要求が保持されている時間を、該タイマ２３で
監視するようにして、１つのタイマカウンタで、複数個
の内部バス使用要求の時間監視を行うようにした所に特
徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明のバス要求タイム
アウト監視方式は、複数個の装置（中央処理装置（ＣＰ
Ｕ）　、人出力バスアダプタ（ＢＡ）等）が共通に接続
されている、例えば、内部バスを、各装置が使用する際
のバス使用要求を、内部に複数個同時に保持する装置、
例えば、入出力バスアダプタ（ＢＡ）において、複数個
のバスの使用要求は、まず、第１のバッファに保持され
、先に保持されている第２のバッファのバス使用要求が
全て受け付けられてクリアされた際に、上記第１のバッ
ファに保持されたバス使用要求を第２のバッファに移す
機構のと、該第２のバッファにバス使用要求が少なくと
も１つが保持されている時間を監視するタイマとを設け
、上記のタイマは、バス使用要求を第１のバッファから
第２のバッファに移す際にクリアされ、このタイマが一
定時間を超過したことを検出して、複数個のバス使用要
求のタイムアウトを検出するようにしたものであるので
、１つのタイマカウンタで複数の内部バス使用要求の時
間監視が可能となり、ハードウェアの簡略化と、マイク
ロプログラムの負担増大の抑制に効果が大である。

【図面の簡単な説明】

第１図は本発明の原理構成図。 第２図は本発明の一実施例を示した図。 第３図は従来のバス使用要求タイムアウト監視方式を説
明する図。 である。 図面において、 １は中央処理装置（ＣＰＵ）　。 ２は人出力バスアダプタ（ＢＡ）　。 ２０は第１のバッファ　（内部バス使用権要求バッファ
）。 ２１は第２のバッファ　（内部バス使用権要求フラグレ
ジスタ）。 ２２は優先順位判定回路。 ２３はタイマ、２３０はタイムカウンタ。 ２３１は設定レジスタ。 ３は内部バス、　　　　６は入出力装置。 ７は入出力バス。 ■はロード機構。 又は、 ロード。 をそれぞれ示す。 第 図 （そのｌ） ゛バス使用要求の発生 バス使用要求 本発明の原理構成図 第 図 第 図 （その２） （ａ） 従来のバス使用要求タイムアウト監視方式を説明する同
第 図 （その１） バスイ吏用要求の発生 （ｂ） 従来のバス使用要求タイムアウト監視方式を説明する同
第 図 （その２）

Claims (1)

1. 【特許請求の範囲】 複数個の装置（１、２、〜）が共通に接続されているバ
   ス（３）を、各装置（１、２、〜）が使用する際のバス
   使用要求を、内部に複数個同時に保持する装置（２）に
   おいて、 該複数個のバスの使用要求は、まず、第１のバッファ（
   ２０）に保持され、先に保持されている第２のバッファ
   （２１）のバス使用要求が全て受け付けられてクリアさ
   れた際に、上記第１のバッファ（２０）に保持されたバ
   ス使用要求を第２のバッファ（２１）に移す機構（［１
   ］）と、 該第２のバッファ（２１）にバス使用要求が少なくとも
   １つが保持されている時間を監視するタイマ（２２）と
   を設け、 上記のタイマ（２２）は、バス使用要求を第１のバッフ
   ァ（２０）から第２のバッファ（２１）に移す際にクリ
   アされ、このタイマ（２２）が一定時間を超過したこと
   を検出して複数個のバス使用要求のタイムアウトを検出
   することを特徴とするバス使用要求タイムアウト監視方
   式。