JPH0328921A - アナログデータ診断回路 - Google Patents
アナログデータ診断回路Info
- Publication number
- JPH0328921A JPH0328921A JP16422389A JP16422389A JPH0328921A JP H0328921 A JPH0328921 A JP H0328921A JP 16422389 A JP16422389 A JP 16422389A JP 16422389 A JP16422389 A JP 16422389A JP H0328921 A JPH0328921 A JP H0328921A
- Authority
- JP
- Japan
- Prior art keywords
- data
- analog
- input
- adc
- linearity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アナログ信号をディジタル形式に変換して伝
送するためのアナログデータ入力装置に使用されるアナ
ログデータ診断回路に関する。
送するためのアナログデータ入力装置に使用されるアナ
ログデータ診断回路に関する。
従来のアナログデータ入力装置は、アナログデータ診断
回路を具備していない。すなわち、第2図に例示する従
来のアナログデータ入力装置では、入力端子1−1及び
1−2からのアナログ信号と基準データ発生部2からの
基準アナログ信号とが入力する切替部3の接続を、論理
部6から切替制御信号を与えて切替えることにより、入
力アナログ信号を1つずつ順繰りにアナログ・ディジタ
ル変換機(ADC)4に送りディジタル形式に変換して
、論理部6、回路インタフェース部9を介し回線へ出力
する。
回路を具備していない。すなわち、第2図に例示する従
来のアナログデータ入力装置では、入力端子1−1及び
1−2からのアナログ信号と基準データ発生部2からの
基準アナログ信号とが入力する切替部3の接続を、論理
部6から切替制御信号を与えて切替えることにより、入
力アナログ信号を1つずつ順繰りにアナログ・ディジタ
ル変換機(ADC)4に送りディジタル形式に変換して
、論理部6、回路インタフェース部9を介し回線へ出力
する。
上述した従来のアナログデータ入力装置は、アナログデ
ータ診断回路を備えておらず基準アナログ信号を含む入
力信号群を順次にディジタル信号に変換して出力するだ
けなので、ADC4の入出力特性の直線性が劣化しても
これを受信側で検知できず、誤まったディジタルデータ
を伝送し、その結果として誤まったアナログデータを出
力するのを防止できないという欠点がある。
ータ診断回路を備えておらず基準アナログ信号を含む入
力信号群を順次にディジタル信号に変換して出力するだ
けなので、ADC4の入出力特性の直線性が劣化しても
これを受信側で検知できず、誤まったディジタルデータ
を伝送し、その結果として誤まったアナログデータを出
力するのを防止できないという欠点がある。
本発明のアナログデータ診断回路は、互いにレベルの異
なる複数種類の基準アナログ信号と入力アナログ信号と
のうちから1つずつを選択し入力されるアナログ・ディ
ジタル変換手段と、前記基準アナログ信号の選択時にお
ける前記アナログ・ディジタル変換手段の出力データを
予め設定した基準ディジタルデータと比較して所定の許
容範囲内で一致するか否かを検出するデータ比較手段と
を、備えている. 〔実施例〕 次に、本発明について図面を参照して説明する. 第1図は本発明の一実施例を示すブロック図である。ア
ナログデータは入力端子1−1及び1−2から入力され
、切替部11からの基準アナログデータとともに、切替
部3へ送られる.基準データ発生部2−1及び2−2は
、アナログ・デイジタル変換器(ADC)4の入出力特
性の直線性を検査するために設けたものであり、互いに
異なるレベルの基準アナログ信号を発生する。論理部8
が、切替部3及び11の接続切替えのタイミングと、デ
ータ比較部5の動作タイミングとを、制御する.この制
御に応じて、ADC4には入力端子1−1及び1−2か
らの入力アナログデータ、基準データ発生部2−1及び
22からの基準アナログデータが、1つずつ順繰りに入
力される。ADC4でディジタル形式に変換された入力
データは、論理部8、回線インタフェース部9を通って
回線に出力される.この出力データのうちの基準データ
は、データ比較部5に導びかれて、予め設定し書込まれ
ている基準データと比較され、両者が所定の許容範囲内
で一致しているか否かをチェックするこにより、ADC
4の入出力特性の直線性が劣化しているか否かを検出で
きる。
なる複数種類の基準アナログ信号と入力アナログ信号と
のうちから1つずつを選択し入力されるアナログ・ディ
ジタル変換手段と、前記基準アナログ信号の選択時にお
ける前記アナログ・ディジタル変換手段の出力データを
予め設定した基準ディジタルデータと比較して所定の許
容範囲内で一致するか否かを検出するデータ比較手段と
を、備えている. 〔実施例〕 次に、本発明について図面を参照して説明する. 第1図は本発明の一実施例を示すブロック図である。ア
ナログデータは入力端子1−1及び1−2から入力され
、切替部11からの基準アナログデータとともに、切替
部3へ送られる.基準データ発生部2−1及び2−2は
、アナログ・デイジタル変換器(ADC)4の入出力特
性の直線性を検査するために設けたものであり、互いに
異なるレベルの基準アナログ信号を発生する。論理部8
が、切替部3及び11の接続切替えのタイミングと、デ
ータ比較部5の動作タイミングとを、制御する.この制
御に応じて、ADC4には入力端子1−1及び1−2か
らの入力アナログデータ、基準データ発生部2−1及び
22からの基準アナログデータが、1つずつ順繰りに入
力される。ADC4でディジタル形式に変換された入力
データは、論理部8、回線インタフェース部9を通って
回線に出力される.この出力データのうちの基準データ
は、データ比較部5に導びかれて、予め設定し書込まれ
ている基準データと比較され、両者が所定の許容範囲内
で一致しているか否かをチェックするこにより、ADC
4の入出力特性の直線性が劣化しているか否かを検出で
きる。
以上説明したように本発明は、複数種類の基準アナログ
データを発生しディジタル形式に変換したあとのデータ
をチェックすることにより、アナログ・ディジタル変換
の直線性の劣化の有無を検出することができ、直線性劣
化に起因するデータ誤まりを防止できる効果がある.
データを発生しディジタル形式に変換したあとのデータ
をチェックすることにより、アナログ・ディジタル変換
の直線性の劣化の有無を検出することができ、直線性劣
化に起因するデータ誤まりを防止できる効果がある.
第1図は本発明の一実施例を示すブロック図、第2図は
従来のアナログデータ入力装置のブロック図である. 1−1.1−2.・・・入力端子、2.2−1.2−2
・・・基準データ発生部、3,11・・・切替部、4・
・・アナログ・デイジタル変換器(ADC).5・・・
データ比較部、6,8・・・論理部、9・・・回線イン
タフェース部.
従来のアナログデータ入力装置のブロック図である. 1−1.1−2.・・・入力端子、2.2−1.2−2
・・・基準データ発生部、3,11・・・切替部、4・
・・アナログ・デイジタル変換器(ADC).5・・・
データ比較部、6,8・・・論理部、9・・・回線イン
タフェース部.
Claims (1)
- 互いにレベルの異なる複数種類の基準アナログ信号と入
力アナログ信号とのうちから1つずつを選択し入力され
るアナログ・ディジタル変換手段と、前記基準アナログ
信号の選択時における前記アナログ・ディジタル変換手
段の出力データを予め設定した基準ディジタルデータと
比較して所定の許容範囲内で一致するか否かを検出する
データ比較手段とを、備えているアナログデータ診断回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16422389A JPH0328921A (ja) | 1989-06-26 | 1989-06-26 | アナログデータ診断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16422389A JPH0328921A (ja) | 1989-06-26 | 1989-06-26 | アナログデータ診断回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0328921A true JPH0328921A (ja) | 1991-02-07 |
Family
ID=15789013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16422389A Pending JPH0328921A (ja) | 1989-06-26 | 1989-06-26 | アナログデータ診断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0328921A (ja) |
-
1989
- 1989-06-26 JP JP16422389A patent/JPH0328921A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3653037A (en) | Apparatus and a method for automatically testing a system which receives an analog input signal | |
| US6073260A (en) | Integrated circuit | |
| JP2900781B2 (ja) | ケーブル接続異常検出回路およびその方法 | |
| EP0549247A1 (en) | Sync detector | |
| JPH028760A (ja) | 半導体集積回路装置 | |
| JPS59134943A (ja) | デ−タ通信システム | |
| US5093724A (en) | Semiconductor device containing video signal processing circuit | |
| JPH0685717A (ja) | 平衡伝送路断線検出回路 | |
| JPS6081931A (ja) | 情報伝送装置 | |
| JP2806127B2 (ja) | バイポーラ信号ユニポーラ信号間の信号変換回路 | |
| JPS58101519A (ja) | アナログ・デイジタル変換器の故障検出装置 | |
| JPS6378695A (ja) | 回線接続装置 | |
| JP2616196B2 (ja) | 制御装置の異常検出回路 | |
| JP3549702B2 (ja) | バス制御回路及びその試験方法 | |
| JPH01282946A (ja) | ディジタル回線の回線断検知装置 | |
| JP2606848B2 (ja) | 回線切替装置の回線検査方式 | |
| SU576573A1 (ru) | Устройство дл передачи дискретных сигналов | |
| JP2646962B2 (ja) | 音声加算回路およびその試験方法 | |
| JPH0951272A (ja) | 中継装置 | |
| SU1259499A2 (ru) | Устройство дл контрол амплитудно-частотных характеристик четырехполюсников | |
| JPH04365156A (ja) | データ伝送エラー検出回路 | |
| JPH0335633B2 (ja) | ||
| JPH05300117A (ja) | フレーム変換エラー検出回路 | |
| JPS60237501A (ja) | 多重化制御装置用多数決回路 | |
| JPS58106478A (ja) | 試験方式 |