JPH03289706A - 容量付チップ型電子部品 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンデンサを内蔵してなる３端子型電子部品
に関し、特にコンデンサ電極間のギヤツブを小さくした
り、ケースを大型化したり、あるいは製造コストを上昇
させたりすることなく、大きな容量を得られるようにし
た構造に関する。

〔従来の技術〕

従来から、容量付チップ型の圧電部品として、例えば第
７図に示すような構造のものがある。この圧電部品３０
は、円筒状のアルミナケース３１内にエネルギー閉じ込
め型の圧電共振子３２を収容し、該ケース３１の両端に
外部端子としての金属製キャンプ３７．３７を冠着して
構成されている。上記圧電共振子３２は、第６図に示す
ように、短冊状の圧電基板３３の両主面に該基板３３を
挟んで対向する振動電極ＷＡ３４ａ、３４ｂを形成し、
該各電極膜３４ａ、３４ｂに導出電極膜３５ａ。

３５ｂを接続するとともに、これを圧電基板３３の左、
右縁部に導出して構成されている。また、上記導出電極
膜３５ａ、３５ｂはケース３１内の両端部に充填された
導電接着剤３６を介して金属キャンプ３２に接続されて
おり、この導電接着剤３６は圧電共振子３２の両端部を
ケース３１内に固定するとともに、振動電極膜３４ａ、
３４ｂ部分を浮かせた状態で支持している。

また、上記ケース３１の外周面の両端部、及び中央部に
はそれぞれ所定のギャップｔを設けて第１〜第３電極膜
３８ａ〜３８Ｃが形成されており、この両端部の第１．
第２電極膜３８ａ、３８ｂと第３電極膜３８ｃとの間に
容量が形成されている。

ところで、上記圧電部品１において容量値を大きくする
には、従来、上記ギャップｔを小さくしたり、あるいは
ケース３１の外径を大きくして各電極膜３８ａ〜３８ｃ
の対向面積を大きくしたりしている。また、大きな容量
値を得る方法として、従来、第８図に示すような構造の
ものがある。これは、ケース４１の内周面の両端部に第
１．第２電極膜４２ａ、４２ｂを形成するとともに、ケ
ース４１の外周面に第３電極膜４２Ｇを形成し、これに
より第１．第２電極膜４２ａ、４２ｂと第３電極膜４２
Ｃとの間に容量を形成するようにしたものである。

〔発明が解決しようとする問題点〕

しかしながら上記従来のチップ型圧電部品において容量
値を大きくする場合、以下の問題点がある。

各電極膜間のギャップを小さくする構造は、部品を配線
基板のランド上に半田付けする際にブリッジするおそれ
があり、ギャップを狭めるには限界がある。

また、ケースの外径を大きくして電極膜間の対向面積を
増やす構造は、それだけ部品が大型化し、近年の小型化
に対応できない。

さらに、ケースの内周面に電極を形成する構造は、加工
性が悪く製造コストが上昇する。

本発明は上記従来の状況に鑑みてなされたもので、ギャ
ップを小さくしたり、ケースを大型化したり、あるいは
加工性を悪化させたりすることなく、大きな容量が得ら
れる容量付チップ型電子部品を提供することを目的とし
ている。

ｃ問題点を解決するための手段〕 そこで本発明は、電子部品素子が収容されたケースの外
表面に、該電子部品素子の電極が接続される第１．第２
電極膜を形成するとともに、該第１、第２電極膜との間
に所定のギャップを設けて第３１１極膜を形成してなる
容量付チップ型電子部品において、上記第１．及び第２
電極膜の一部を覆うように誘電体層を形成し、該誘電体
層の表面に第３１電極膜を形成し、該誘電体層を介して
第１゜第２電極膜と第３電極膜との間で容量を形成する
ようにしたことを特徴としている。

ここで、上記誘電体層は、これに採用される材料の誘電
率εあるいは厚さ、形状の設定により、所望の容量値が
得られる。また、上記誘電体層は、ケース内に収容され
る電子部品素子に近い容量温度特性をもっているもの、
あるいは温度補正ができるものを選定することが望まし
く、具体的には上記電子部品素子と同一材料のものが好
ましい。

さらに、上記誘電体層を形成するには、例えばペースト
状のセラミックス粉末を印刷し、これを焼き付けて形成
する方法、容射、スパッタリング等による方法が採用で
き、特に限定されるものではない。

〔作用〕

本発明に係る容量付チップ型電子部品によれば、第１．
第２電極膜と第３電極膜との間に誘電体層を形成し、該
誘電体層を介して第１．第２電極膜と第３電極膜との間
で容量を形成したので、この誘電体層に誘電率の高い材
料を採用することにより大きな容量値が得られる。また
、誘電体層を介して容量を得る構造であるから、従来の
ように電極間のギャップを小さくしたり、ケースの外径
を大きくして電極間面積を増やしたりする必要はなく、
その結果実装時のブリッジを防止できるとともに、部品
の大型化を回避できる。

また、本発明では、ケースの外表面に第１．第２１電極
膜を形成し、これの一部表面を覆うように誘電体層を形
成し、さらに該誘電体層の表面に第３電極膜を形成する
ことにより製造できるので、従来のケースの内周面に電
極を形成する場合に比べて加工性を向上でき、製造コス
トを低減できる。

〔実施例〕

以下、本発明の実施例を図について説明する。

第１図ないし第３図は本発明の一実施例による容量付チ
７ブ型電子部品を説明するための図であり、本実施例は
圧電部品に適用した場合を例にとって説明する。

図において、１は本実施例の容量付チップ型圧電部品で
あり、これは円筒状の絶縁性アルミナケース２内に短冊
状の圧電共振子３２（第６図参照）を収容し、該共振子
３２の両端部を導電接着剤３によりケース内に固定する
とともに、圧電基板３３の相対向する両面に形成された
振動電極膜３４ａ、３４ｂを浮かせた状態で支持し、さ
らに上記ケース２の両端部に金属キャップ４．４を装着
して槽底されており、基本的構造は従来と略同様である
。

上記ケース２の外周面の軸方向両端部には第１゜第２電
極膜５．６が形成されており、該各電極膜５．６は上記
金属キャンプ４．４に接続されている。また、上記ケー
ス２の外周面の中央部には、上記第１．第２電極膜５，
６に一部重なるよう誘電体層７が形成されている。この
誘電体層７は、誘電体材料をペースト状に形成し、これ
を印刷した後焼き付けて形成されたものである。さらに
、上記誘電体層７の外周面には共通電極としての第３電
極膜８が形成されており、該第３１電極膜８の両端部と
上記第１．第２電極膜５．６の内端部とは該誘電体層７
を挟んで対向した構造となっている。これにより、上記
第１．第２電極膜５，６と第３電極膜８との間で静電容
量が形成されている。

そして上記圧電部品１の両金属キャンプ４．４は、図示
していないが、配線基板上の人、出力ラインに接続され
、第３１電極膜８はアースラインに接続される。

次に本実施例の容量付チップ型圧電部品１の製造方法に
ついて説明する。

■　まず、円筒状のアルミナケース２の外周面の軸方向
両端部に、Ａｇ又はＡｇ−Ｐｄからなるペーストを印刷
して第１．第２電極膜５．６を形成する（第２図（ｂｌ
参照）。

■　次に上記アルミナケース２の外周面の中央部に高誘
電率のセラミックスペーストを印刷して誘電体層７を形
成する。この場合、誘電体素層７の両端部が上記第１．
第２電極膜５．６の内端部に重なるようにする（第２図
（ｅ）参照）。

■　そして、上記誘電体層７の外周面にＡｇ等からなる
ペーストを印刷して第３電極膜８を形成する。この場合
、第３電極膜８の両端部と上記第１、第２電極膜５，６
の内端部が誘電体層７を挟んで対向するよう形成する（
第２図＋ｄｌ参照）。

■　この後、上記アルミナケース２内に圧電共振子３２
を挿入し、これの両端部に導電接着剤３を充填するとと
もに、上記ケース２の両端部に金属キャップ４．４を装
着する。これにより本実施例の容量付チップ型圧電部品
１が製造される（第１図参照）。

このように本実施例によれば、アルミナケース２の外表
面に第１．第２電極膜５．６を形成し、該両電極膜５，
６．の表面に誘電体層７を形成するとともに、該誘電体
層７の表面に第３１１ｔ極膜８を形成したので、上記誘
電体層７を介して第１゜第２電極膜５，６と第３電極膜
８との間で大きな静電容量を得ることができる。またこ
の誘電体層７の誘電率、厚さ、形状を選定することによ
り所望の容量を得ることができるので、それだけ設計上
の自由度を向上でき、ひいては特性を大幅に改善できる
とともに、品質に対する信頼性を向上できる。

また、誘電体層７を介して容量を得る構造であるから、
従来のように電極間のギャップを小さくする必要はなく
、実装時の半田付はトラブルを解消でき、かつマイグレ
ーシランを防止できる。しかも上記第１．第２１１極膜
５．６の電極材料に半田の付かないものを選定すること
により、実装時のプリングを確実に防止できる。さらに
従来のようなケースの外径を大きくする必要もないから
、部品の大型化を回避できる。

さらに、本実施例は、アルミナケース２の外表面に第１
．第２電極膜５．６を形成し、これの表面に誘電体層７
を形成し、続いて誘電体層７の表面に第３電極膜８を形
成するという製造工程で実現できるから、従来のケース
内周面に電極を形戒する場合に比べて製造が容易であり
、それだけ製造コストを低減できる。

なお、上記実施例では、円筒状のケースを例にとって説
明したが、本発明は勿論これに限られるものではなく、
角筒状のケースや直方体状のケースにも適用できる。

また、上記実施例では、第１〜第３′Ｎ、極膜、及び誘
電体層をケース２の外周面に沿って形成した場合を例に
とって説明したが、本発明の各電極膜。

及び誘電体層はこの構造に限られるものではない。

第４図及び第５図は上記実施例の変形例を示し、図中、
第１図と同一符号は同−又は相当部分を示す。

第４図に示す容量付チップ型圧電部品１０は直方体状の
アルミナケース１１の上面で容量を形成した例であり、
これはケース１１内に圧電共振子３２を収容し、該共振
子３２の各導出電極Ｍ３５ａ、３５ｂをｉｔ接着剤３を
介して上記ケース１１の左、右側面部分に形成された外
部電極膜１２゜１２に接続して構成されている。そして
、上記ケース１１の上面に上記各外部電極膜１２，１．
２に接続された第１．第２電極膜５．６を形成し、該第
１．第２ｔｆｆｉ膜５．６の上面に誘電体層７を形成す
るとともに、このＦｆｂＮ体層７の上面、及びケース１
の外周面に第３電極膜８を形成して構成されている。

また、第５図に示す容量付チップ型圧電部品２０は、ア
ルミナケース１】の前、後側面で容量を形成した例であ
り、これはケース１１の前、後側面に外部電極膜１２．
１２に接続された第１．第２′Ｆ！１極膜５，６を形成
し、各電極膜５．６の上面に誘電体層７を形成するとと
もに、該誘電体層７の上面、及びケース１１の上面に第
３ｔ８ｉ膜８を形成して構成されている。

上記各変形例においても所望の静電容量が得られ、上記
実施例と同様の効果が得られる。

Ｃ発明の効果〕 以上のように本発明に係る容量付チップ型圧電部品によ
れば、ケースの外表面に、第１．第２電極膜を形成し、
咳両電極の一部に重なるように誘電体層を形成するとと
もに、該誘電体層の表面に第３電極膜を形成したので、
誘電体層の誘電率。

厚さ等を適宜選定することにより、所望の容量が得られ
る効果があり、しかも実装時のブリッジやケースの大型
化を防止できるとともに、製造コストを低減できる効果
がある。

【図面の簡単な説明】

第１図ないし第３図は本発明の一実施例による容量付チ
ップ型圧電部品を説明するための図であり、第１図はそ
の断面図、第２図（ａｌないし第２図（ｄｌはそれぞれ
圧電部品の製造方法を説明するための斜視図、第３図は
その等価回路図、第４図（ａｌ及び第４図（ｂｌはそれ
ぞれ上記実施例の変形例を示す斜視図、断面図、第５図
はその他の変形例を示す斜視図、第６図は一般的な圧電
共振子を示す斜視図、第７図及び第８図はそれぞれ従来
の構造を示す断面図である。 図において、１，１０．２０は容量付チップ型圧電部品
、２，１１はケース、５．　６．　８はそれぞれ第１．
第２．第３電極膜、７は誘電体層、３２は圧電共振子（
ｉｔ子部品素子）である。

Claims (1)

【特許請求の範囲】
1. （１）電極が形成された電子部品素子をケース内に収容
   し、該ケースの外表面に該電子部品素子の電極が接続さ
   れる第１，第２電極膜を形成するとともに、該第１，第
   ２電極膜との間に所定のギャップを設けて第３電極膜を
   形成し、上記第１，第２電極膜と第３電極膜との間で容
   量を形成してなる容量付チップ型電子部品において、上
   記第１電極膜の一部及び第２電極膜の一部を覆うように
   誘電体層を形成し、該誘電体層の表面に第３電極膜を形
   成し、該誘電体層を介して第１，第２電極膜と第３電極
   膜との間で容量を形成したことを特徴とする容量付チッ
   プ型電子部品。