JPH0329018A - デジタル系へのアナログ信号入力方式 - Google Patents
デジタル系へのアナログ信号入力方式Info
- Publication number
- JPH0329018A JPH0329018A JP16279789A JP16279789A JPH0329018A JP H0329018 A JPH0329018 A JP H0329018A JP 16279789 A JP16279789 A JP 16279789A JP 16279789 A JP16279789 A JP 16279789A JP H0329018 A JPH0329018 A JP H0329018A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- line
- multiplexer
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明はCPUボードなどデジタル系に多数のセンサ信
号などアナログ系の信号を入力するデジタル系へのアナ
ログ信号入力方式に関する。
号などアナログ系の信号を入力するデジタル系へのアナ
ログ信号入力方式に関する。
(従来の技術)
例えばCPUボードに多数のアナログ信号を入力する信
号入力方式としては、従来より第3図または第4図に示
すような2つの方式が知られている。
号入力方式としては、従来より第3図または第4図に示
すような2つの方式が知られている。
第3図に示す方式は、CPUボード1にチャンネル(C
H)1〜nで示される多数のアナログ信号を人力するマ
ルチプレクサ2と、このマルチプレクサ2より適宜選択
されて出力されるアナログ信号をデジタル信号に変換す
るデジタロアナログ変換器(A/D)3を設け、この変
換器3をCPUバス4に接続することにより、アナログ
信号を直接取り込もうとするものである。CPUバス4
には前記アナログデジタル変換器3の他、CPU5、メ
モリ6、前記マルチプレクサ2に回線選択指令を出力す
るデジタル出力器(I/O)7が接続されている。また
、各チャンネルCHI〜C Hnのアナログ信号は、ア
ンプ8を介してマルチプレクサ2に人力されるようにな
っている。
H)1〜nで示される多数のアナログ信号を人力するマ
ルチプレクサ2と、このマルチプレクサ2より適宜選択
されて出力されるアナログ信号をデジタル信号に変換す
るデジタロアナログ変換器(A/D)3を設け、この変
換器3をCPUバス4に接続することにより、アナログ
信号を直接取り込もうとするものである。CPUバス4
には前記アナログデジタル変換器3の他、CPU5、メ
モリ6、前記マルチプレクサ2に回線選択指令を出力す
るデジタル出力器(I/O)7が接続されている。また
、各チャンネルCHI〜C Hnのアナログ信号は、ア
ンプ8を介してマルチプレクサ2に人力されるようにな
っている。
ところが、この方式では、アナログ入力部は一般にスペ
ースを取るためCPUボード1が大きくなるという問題
点がある。また、センサからの信号をC P Uボード
1まで配線しなければならず、一般にセンサの出力信号
の電圧レベルは小さいため、ノイズが乗ってくる可能性
が大きく、かつアナログ回路をノイズ発生の多いデジタ
ル回路と同じボードに乗せるため、回路の設計には注意
が必要であった。さらに、】ボードCPUを他のシステ
ムで用いた場合、そのシステムの人力数がCPυボード
】上のアナログ人力数を超えた場合、CPUボード1全
体を作り直さねばならないため、開発効率が落ちるとい
う問題点があった。
ースを取るためCPUボード1が大きくなるという問題
点がある。また、センサからの信号をC P Uボード
1まで配線しなければならず、一般にセンサの出力信号
の電圧レベルは小さいため、ノイズが乗ってくる可能性
が大きく、かつアナログ回路をノイズ発生の多いデジタ
ル回路と同じボードに乗せるため、回路の設計には注意
が必要であった。さらに、】ボードCPUを他のシステ
ムで用いた場合、そのシステムの人力数がCPυボード
】上のアナログ人力数を超えた場合、CPUボード1全
体を作り直さねばならないため、開発効率が落ちるとい
う問題点があった。
一方、第4図に示す方式は、CPUボード9にCPUバ
ス4に接続されるバッファ10を設け、CPUボード9
をモジュール構成されたアナログ人力部(アナログ人カ
モジュール)11に対しバス12で接続するようにした
ものである。アナログ人力モジュール11には、マルチ
プレクサ2から出力されるアナログ信号をデジタル信号
に変換するアナログデジタル変換器3と、この出力を入
力しCPUボード9のバッファ10に対し出力するバッ
ファ13と、該バッファ13を介してCPUボード9側
から人力される回線選択信号を人力し前記マルチプレク
サ2の回線選択を行うデジタル出力器7が設けられてい
る。
ス4に接続されるバッファ10を設け、CPUボード9
をモジュール構成されたアナログ人力部(アナログ人カ
モジュール)11に対しバス12で接続するようにした
ものである。アナログ人力モジュール11には、マルチ
プレクサ2から出力されるアナログ信号をデジタル信号
に変換するアナログデジタル変換器3と、この出力を入
力しCPUボード9のバッファ10に対し出力するバッ
ファ13と、該バッファ13を介してCPUボード9側
から人力される回線選択信号を人力し前記マルチプレク
サ2の回線選択を行うデジタル出力器7が設けられてい
る。
ところが、この方式では、CPUボードつとアナログ入
カモジュール11の接続がバス12により行なわれるた
め、配線数が多くなるという問題点がある。また、CP
Uボード9の実装位置とアナログ信号源が離れていた場
合など、CPUバス4を伸ばすか、またはアナログ信号
を伸ばさなければならず、どちらの方法を取っても配線
が長くなる上、外部からのノイズに対しても弱くなると
いう問題点があった。
カモジュール11の接続がバス12により行なわれるた
め、配線数が多くなるという問題点がある。また、CP
Uボード9の実装位置とアナログ信号源が離れていた場
合など、CPUバス4を伸ばすか、またはアナログ信号
を伸ばさなければならず、どちらの方法を取っても配線
が長くなる上、外部からのノイズに対しても弱くなると
いう問題点があった。
(発明が解決しようとする課題)
上記の如く、第3図に示すアナログ信号の人力方式では
、CPUボード1が大きくなり、センサ信号長が長くな
り、耐ノイズ性が悪くなる。また、回路設計上、特別の
注意が必要であり、かつアナログ信号数の変更に対し柔
軟に対応できないという問題点があった。
、CPUボード1が大きくなり、センサ信号長が長くな
り、耐ノイズ性が悪くなる。また、回路設計上、特別の
注意が必要であり、かつアナログ信号数の変更に対し柔
軟に対応できないという問題点があった。
また、第4図に示す方式では、配線にバスを用いるので
配線数が大で、耐ノイズ性が悪いという問題点があった
。
配線数が大で、耐ノイズ性が悪いという問題点があった
。
そこで、木発明は、配線数が少なく、耐ノイズ性が高く
、かつアナログ信号数の変更に対して柔軟に対応できる
デジタル系へのアナログ信号入力方式を提供することを
目的とする。
、かつアナログ信号数の変更に対して柔軟に対応できる
デジタル系へのアナログ信号入力方式を提供することを
目的とする。
上記課題を解決する本発明のデジタル系へのアナログ信
号人力方式は、CPUボードなどデジタル系に多数のセ
ンサ信号などアナログ系の信号を人力するデジタル系へ
のアナログ信号人力方式であって、前記アナログ系にア
ナログ人力信号を適宜回線選択して前記デジタル系に出
力するマルヂブレクサを設け、前記デジタル系に所望の
アナログ信号を得べく前記アナログ系のマルチプレクサ
に対し回線選択指令を出力する回線選択指令器と前記ア
ナログ系のマルチプレクサより入力されるアナログ信号
をデジタル信号に変換するアナログデジタル変換器を設
けたことを特徴とする。
号人力方式は、CPUボードなどデジタル系に多数のセ
ンサ信号などアナログ系の信号を人力するデジタル系へ
のアナログ信号人力方式であって、前記アナログ系にア
ナログ人力信号を適宜回線選択して前記デジタル系に出
力するマルヂブレクサを設け、前記デジタル系に所望の
アナログ信号を得べく前記アナログ系のマルチプレクサ
に対し回線選択指令を出力する回線選択指令器と前記ア
ナログ系のマルチプレクサより入力されるアナログ信号
をデジタル信号に変換するアナログデジタル変換器を設
けたことを特徴とする。
(作用)
本発明では、デジタル系にアナログデジタル変換器と回
線選択指令器を設け、アナログ系に回線選択用のマルチ
プレクサを設け、両者の間をアナログ回線と回線選択線
とで接続する。
線選択指令器を設け、アナログ系に回線選択用のマルチ
プレクサを設け、両者の間をアナログ回線と回線選択線
とで接続する。
したがって、アナログ信号数の変更に対してはアナログ
系のみの変更で済み、デジタル系の変更が必要でない。
系のみの変更で済み、デジタル系の変更が必要でない。
また、両系はアナログ回線と、回線選択線で接合できる
ので、信号線数が最小でノイズ重畳の問題が少ない。
ので、信号線数が最小でノイズ重畳の問題が少ない。
(実施例)
以下、本発明の実施例を説明する。
第1図は本発明の一実施例を示す回路図である。
本例は、CPUボード14のバス4にアナログデジタル
変換器3と回線選択指令を出力するデジタル出力器7を
設け、アナログ入力器15に各チャンネルCHI〜CH
nから入力されるアナログ信号を択一的に出力するマル
チプレクサ2を設け、両者の間をアナログ信号線16及
び回線選択線17で接続したものである。
変換器3と回線選択指令を出力するデジタル出力器7を
設け、アナログ入力器15に各チャンネルCHI〜CH
nから入力されるアナログ信号を択一的に出力するマル
チプレクサ2を設け、両者の間をアナログ信号線16及
び回線選択線17で接続したものである。
詳細には、第2図に示すように、アナログ信号線16は
接地線と信号線の2本で成り、これに出力アンブ8A及
び人カアンプ8Bを適宜備えたものである。また回線選
択線17は、接地線とチャンネル数に応じた最小の制御
信号線(例えば8CHでは3本、16CHでは4本)か
ら或る。
接地線と信号線の2本で成り、これに出力アンブ8A及
び人カアンプ8Bを適宜備えたものである。また回線選
択線17は、接地線とチャンネル数に応じた最小の制御
信号線(例えば8CHでは3本、16CHでは4本)か
ら或る。
上記構成において、本例では、CPU5は、作業に応じ
て所要のチャンネル番号を指定し、これをデジタル出力
器7を介して回線選択線17に送り、マルチプレクサ2
で回線選択を行って、所定のアナログ信号がアナログ信
号線16に流されるようになる。アンプ8A,8Bの増
幅率は予め一定値を与えておくことにより、CPU5は
入力値にこの倍率の逆数を与えて所定のアナログ量を知
ることかできる。
て所要のチャンネル番号を指定し、これをデジタル出力
器7を介して回線選択線17に送り、マルチプレクサ2
で回線選択を行って、所定のアナログ信号がアナログ信
号線16に流されるようになる。アンプ8A,8Bの増
幅率は予め一定値を与えておくことにより、CPU5は
入力値にこの倍率の逆数を与えて所定のアナログ量を知
ることかできる。
また、アナログ信号のチャンネル数nが増えたような場
合には、CPUボード14の設計を変更することなくア
ナログ入力部15のみを変更すれば足りる。
合には、CPUボード14の設計を変更することなくア
ナログ入力部15のみを変更すれば足りる。
以上により、本例では、CPUボード〕4とアナログ入
力部15の接続はアナログ信号線が2本、回線選択線2
が8CHで4本、16CHで5本でよく、接続線数を非
常に少なくすることができる。
力部15の接続はアナログ信号線が2本、回線選択線2
が8CHで4本、16CHで5本でよく、接続線数を非
常に少なくすることができる。
また、制御信号線は単にHigh,Loνの電圧レベル
信号を送るだけの形態にされるので、この線へのノイズ
重畳はほとんど問題とならない。
信号を送るだけの形態にされるので、この線へのノイズ
重畳はほとんど問題とならない。
また、CPUボード14とアナログ入力部15が離れて
いる場合でもアナログ入力部15でセンサからの弱い信
号を十分増幅した上でCPUボード14のアナログデジ
タル変換器3ヘアナログ信号を送るため、従来の方式に
比べ外来ノイズに対し耐ノイズ性が高い。
いる場合でもアナログ入力部15でセンサからの弱い信
号を十分増幅した上でCPUボード14のアナログデジ
タル変換器3ヘアナログ信号を送るため、従来の方式に
比べ外来ノイズに対し耐ノイズ性が高い。
さらに、CPUボードとアナログ入力部15を完全にア
イソレートしたい場合でも従来の方式に比べ、接続線数
が少ないため最小の部品数で実現できる。
イソレートしたい場合でも従来の方式に比べ、接続線数
が少ないため最小の部品数で実現できる。
また、アナログ人力部15にはデジタル部がほとんどな
いため、従来の方式に比べ比較的容易にアナログ部15
を設計でき、かつ入力CH数が増えた場合でも、最小の
回路変更で対応できる。
いため、従来の方式に比べ比較的容易にアナログ部15
を設計でき、かつ入力CH数が増えた場合でも、最小の
回路変更で対応できる。
本発明は、上記実施例に限定されるものではなく、適宜
の設計的変更を行うことにより、適宜態様で実施し得る
ものである。
の設計的変更を行うことにより、適宜態様で実施し得る
ものである。
[発明の効果]
以上の通り、本発明は特許請求の範囲に記載の通りのデ
ジタル系へのアナログ信号入力方式であるので、配線数
が少なく、耐ノイズ性が高く、かつアナログ信号数の変
更に対し柔軟に対応できる。
ジタル系へのアナログ信号入力方式であるので、配線数
が少なく、耐ノイズ性が高く、かつアナログ信号数の変
更に対し柔軟に対応できる。
第1図は本発明の一実施例に係るアナログ信号人力方式
を示す回路図、第2図は第1図の接続線部の詳細を示す
説明図、第3図及び第4図はいずれも従来のアナログ信
号人力方式を示す回路図である。 CHI〜CHn・・・人力チャンネル 2・・・マルチプレクサ 3・・・アナログデジタル変換器 4・・・CPUバス 7・・−デジタル出力器 14・・・CPUボード 16・・・アナログ信号線 17・・・回路選択線
を示す回路図、第2図は第1図の接続線部の詳細を示す
説明図、第3図及び第4図はいずれも従来のアナログ信
号人力方式を示す回路図である。 CHI〜CHn・・・人力チャンネル 2・・・マルチプレクサ 3・・・アナログデジタル変換器 4・・・CPUバス 7・・−デジタル出力器 14・・・CPUボード 16・・・アナログ信号線 17・・・回路選択線
Claims (1)
- CPUボードなどデジタル系に多数のセンサ信号などア
ナログ系の信号を入力するデジタル系へのアナログ信号
入力方式であって、前記アナログ系にアナログ入力信号
を適宜回線選択して前記デジタル系に出力するマルチプ
レクサを設け、前記デジタル系に所望のアナログ信号を
得べく前記アナログ系のマルチプレクサに対し回線選択
指令を出力する回線選択指令器と前記アナログ系のマル
チプレクサより入力されるアナログ信号をデジタル信号
に変換するアナログデジタル変換器を設けたことを特徴
とするデジタル系へのアナログ信号入力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16279789A JPH0329018A (ja) | 1989-06-27 | 1989-06-27 | デジタル系へのアナログ信号入力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16279789A JPH0329018A (ja) | 1989-06-27 | 1989-06-27 | デジタル系へのアナログ信号入力方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0329018A true JPH0329018A (ja) | 1991-02-07 |
Family
ID=15761394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16279789A Pending JPH0329018A (ja) | 1989-06-27 | 1989-06-27 | デジタル系へのアナログ信号入力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0329018A (ja) |
-
1989
- 1989-06-27 JP JP16279789A patent/JPH0329018A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2325357A1 (en) | Method of configuring elevator controls | |
| JPH0329018A (ja) | デジタル系へのアナログ信号入力方式 | |
| US20200110582A1 (en) | Arithmetic processing device for resolver signal | |
| JPH08221683A (ja) | センサ装置 | |
| KR200216605Y1 (ko) | 하나의 디지털/아날로그 변환기를 이용한 다채널 아날로그 출력회로 | |
| EP0825528A3 (en) | Digital signal processor | |
| JPS57115027A (en) | A/d converting function diagnosing system | |
| WO2005029347A3 (en) | Integrated circuit with a plurality of communicating digital signal processors | |
| JP2885082B2 (ja) | シグナルコンディショナー | |
| JPH0418370U (ja) | ||
| JP2888199B2 (ja) | リモートシグナルコンデショナ | |
| KR100243309B1 (ko) | 잡음제거기능을 구비한 외부신호 입력장치 | |
| JPH04113221A (ja) | センサ計測装置 | |
| JPS635619A (ja) | プロセス制御装置用のa/d変換器 | |
| JPH01258012A (ja) | パネルの集中温度制御方式 | |
| JPS62131628A (ja) | インタフエ−ス回路 | |
| JP2002064349A (ja) | アナログ信号入力装置 | |
| JPS60111530A (ja) | 集積回路 | |
| JPH0659815A (ja) | アナログデジタル変換回路 | |
| KR970076707A (ko) | 디지털비디오디스크 시스템의 무선주파증폭부에 사용되는 입력선택회로 | |
| JP2003209471A (ja) | 半導体集積回路 | |
| JPS6181355U (ja) | ||
| JPS58140146A (ja) | 集積回路装置 | |
| JPH03216692A (ja) | 表示切替装置 | |
| JPS62151620U (ja) |