JPH0659815A - アナログデジタル変換回路 - Google Patents
アナログデジタル変換回路Info
- Publication number
- JPH0659815A JPH0659815A JP22927692A JP22927692A JPH0659815A JP H0659815 A JPH0659815 A JP H0659815A JP 22927692 A JP22927692 A JP 22927692A JP 22927692 A JP22927692 A JP 22927692A JP H0659815 A JPH0659815 A JP H0659815A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- conversion circuit
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 ノイズの影響を排除し、高精度なＡ／Ｄ変換
を実現する。 【構成】 チョッパ形増幅器のフィードバック用トラン
ジスタの制御信号がアクティブからインアクティブに変
化するときだけ、システムバス制御系回路６に供給され
るクロック信号をクロック停止制御手段２０の制御によ
り停止させる。
を実現する。 【構成】 チョッパ形増幅器のフィードバック用トラン
ジスタの制御信号がアクティブからインアクティブに変
化するときだけ、システムバス制御系回路６に供給され
るクロック信号をクロック停止制御手段２０の制御によ
り停止させる。
Description
【０００１】
【産業上の利用分野】この発明はマイクロコンピュータ
に内蔵されチョッパ形増幅器を有しアナログ信号をデジ
タル信号に変換するアナログデジタル変換回路に関する
もので、特にノイズ対策に関するものである。
に内蔵されチョッパ形増幅器を有しアナログ信号をデジ
タル信号に変換するアナログデジタル変換回路に関する
もので、特にノイズ対策に関するものである。
【０００２】
【従来の技術】図５は従来のアナログデジタル変換回路
（以下Ａ／Ｄ変換回路という）を内蔵したマイクロコン
ピュータのブロック図である。図５において、１はワン
チップのマイクロコンピュータ、２はＡ／Ｄ変換回路、
３はデジタルデータの処理を行うデジタル系回路、１７
はデジタル系回路３で発生したノイズがＡ／Ｄ変換回路
２へ印加されることを示す。
（以下Ａ／Ｄ変換回路という）を内蔵したマイクロコン
ピュータのブロック図である。図５において、１はワン
チップのマイクロコンピュータ、２はＡ／Ｄ変換回路、
３はデジタルデータの処理を行うデジタル系回路、１７
はデジタル系回路３で発生したノイズがＡ／Ｄ変換回路
２へ印加されることを示す。
【０００３】一般にＡ／Ｄ変換回路２では図２に示すよ
うなチョッパ形増幅器１８が用いられている。図２にお
いて、１２はインバータ、１３はフィードバック用トラ
ンジスタとしてのＮチャネルＭＯＳ形トランジスタ（以
下単にトランジスタという）、１４はＣＯＮＴＣＨＯＰ
信号と名付けられトランジスタ１３を制御する信号であ
る。ＣＯＮＴＣＨＯＰ信号１４が“Ｈ”の期間、入力ノ
ードの入力レベルと出力ノードの出力レベルがトランジ
スタ１３を通して等しくなり、インバータ１２は最大の
ゲインを得る状態となり、ＣＯＮＴＣＨＯＰ信号１４が
“Ｌ”の期間、入力ノードから入力される微少電位をイ
ンバータ１２で増幅し、出力ノードから増幅した信号を
得ることができる。
うなチョッパ形増幅器１８が用いられている。図２にお
いて、１２はインバータ、１３はフィードバック用トラ
ンジスタとしてのＮチャネルＭＯＳ形トランジスタ（以
下単にトランジスタという）、１４はＣＯＮＴＣＨＯＰ
信号と名付けられトランジスタ１３を制御する信号であ
る。ＣＯＮＴＣＨＯＰ信号１４が“Ｈ”の期間、入力ノ
ードの入力レベルと出力ノードの出力レベルがトランジ
スタ１３を通して等しくなり、インバータ１２は最大の
ゲインを得る状態となり、ＣＯＮＴＣＨＯＰ信号１４が
“Ｌ”の期間、入力ノードから入力される微少電位をイ
ンバータ１２で増幅し、出力ノードから増幅した信号を
得ることができる。
【０００４】次にこの従来のＡ／Ｄ変換回路の動作につ
いて説明する。マイクロコンピュータ１に内蔵されたＡ
／Ｄ変換回路２とデジタル系回路３は非同期に動作を行
い、Ａ／Ｄ変換回路２がＡ／Ｄ変換中にデジタル系回路
３から非同期にノイズ１７の影響を受けると、Ａ／Ｄ変
換精度を劣化させる要因となり得る環境下にある。特に
チョッパ形増幅器１８（図２参照）を用いたＡ／Ｄ変換
回路２においては、ＣＯＮＴＣＨＯＰ信号１４が“Ｈ”
から“Ｌ”に変化するときにノイズ１７がＡ／Ｄ変換回
路２に印加され、チョッパ形増幅器１８の平衡点がずれ
最大のゲインが得られない状態になると、チョッパ形増
幅器１８は入力ノードの微少電位を増幅できなくなり、
結果としてＡ／Ｄ変換精度が劣化する。また、ノイズ１
７は図示しないシステムバスにおいて多くのビットが一
度に転送されるときに最も大きくなる。
いて説明する。マイクロコンピュータ１に内蔵されたＡ
／Ｄ変換回路２とデジタル系回路３は非同期に動作を行
い、Ａ／Ｄ変換回路２がＡ／Ｄ変換中にデジタル系回路
３から非同期にノイズ１７の影響を受けると、Ａ／Ｄ変
換精度を劣化させる要因となり得る環境下にある。特に
チョッパ形増幅器１８（図２参照）を用いたＡ／Ｄ変換
回路２においては、ＣＯＮＴＣＨＯＰ信号１４が“Ｈ”
から“Ｌ”に変化するときにノイズ１７がＡ／Ｄ変換回
路２に印加され、チョッパ形増幅器１８の平衡点がずれ
最大のゲインが得られない状態になると、チョッパ形増
幅器１８は入力ノードの微少電位を増幅できなくなり、
結果としてＡ／Ｄ変換精度が劣化する。また、ノイズ１
７は図示しないシステムバスにおいて多くのビットが一
度に転送されるときに最も大きくなる。
【０００５】
【発明が解決しようとする課題】従来のＡ／Ｄ変換回路
は以上のように構成されているので、Ａ／Ｄ変換中にデ
ジタル系回路からのノイズの影響を受けることによって
Ａ／Ｄ変換精度が劣化し、また、マイクロコンピュータ
が高速処理化されるに従ってＡ／Ｄ変換精度の劣化も多
くなるという課題があった。
は以上のように構成されているので、Ａ／Ｄ変換中にデ
ジタル系回路からのノイズの影響を受けることによって
Ａ／Ｄ変換精度が劣化し、また、マイクロコンピュータ
が高速処理化されるに従ってＡ／Ｄ変換精度の劣化も多
くなるという課題があった。
【０００６】この発明は上記のような課題を解決するた
めになされたもので、デジタル系回路からのノイズの影
響を排除でき、高精度なＡ／Ｄ変換特性を得ることがで
きるＡ／Ｄ変換回路を提供することを目的とする。
めになされたもので、デジタル系回路からのノイズの影
響を排除でき、高精度なＡ／Ｄ変換特性を得ることがで
きるＡ／Ｄ変換回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１の発明に係るＡ
／Ｄ変換回路は、チョッパ形増幅器１８のフィードバッ
ク用トランジスタ１３の制御信号（ＣＯＮＴＣＨＯＰ信
号１４）がアクティブからインアクティブに変化すると
きだけマイクロコンピュータ１のシステムバス制御系回
路６に供給されるクロック信号を停止させるクロック停
止制御手段２０を備えたものである。
／Ｄ変換回路は、チョッパ形増幅器１８のフィードバッ
ク用トランジスタ１３の制御信号（ＣＯＮＴＣＨＯＰ信
号１４）がアクティブからインアクティブに変化すると
きだけマイクロコンピュータ１のシステムバス制御系回
路６に供給されるクロック信号を停止させるクロック停
止制御手段２０を備えたものである。
【０００８】請求項２の発明に係るＡ／Ｄ変換回路は、
クロック停止制御手段２０に対してクロック信号を停止
させるか、あるいは停止させないかの指定をソフトウェ
ア・プログラマブルにより行うものである。
クロック停止制御手段２０に対してクロック信号を停止
させるか、あるいは停止させないかの指定をソフトウェ
ア・プログラマブルにより行うものである。
【０００９】請求項３の発明に係るＡ／Ｄ変換回路は、
クロック停止制御手段２０に対してクロック信号を停止
させるか、あるいは停止させないかの指定をソフトウェ
ア・プログラマブルによりチャネル毎に行うものであ
る。
クロック停止制御手段２０に対してクロック信号を停止
させるか、あるいは停止させないかの指定をソフトウェ
ア・プログラマブルによりチャネル毎に行うものであ
る。
【００１０】
【作用】請求項１の発明においては、クロック停止制御
手段２０は、チョッパ形増幅器１８のフィードバック用
トランジスタ１３の制御信号（ＣＯＮＴＣＨＯＰ信号１
４）がアクティブからインアクティブに変化するときだ
けマイクロコンピュータ１のシステムバス制御系回路６
に供給されるクロック信号を停止させる。
手段２０は、チョッパ形増幅器１８のフィードバック用
トランジスタ１３の制御信号（ＣＯＮＴＣＨＯＰ信号１
４）がアクティブからインアクティブに変化するときだ
けマイクロコンピュータ１のシステムバス制御系回路６
に供給されるクロック信号を停止させる。
【００１１】請求項２の発明においては、クロック停止
制御手段２０に対してクロック信号を停止させるか、あ
るいは停止させないかの指定はソフトウェア・プログラ
マブルにより行われる。
制御手段２０に対してクロック信号を停止させるか、あ
るいは停止させないかの指定はソフトウェア・プログラ
マブルにより行われる。
【００１２】請求項３の発明においては、クロック停止
制御手段２０に対してクロック信号を停止させるか、あ
るいは停止させないかの指定はソフトウェア・プログラ
マブルによりチャネル毎に行われる。
制御手段２０に対してクロック信号を停止させるか、あ
るいは停止させないかの指定はソフトウェア・プログラ
マブルによりチャネル毎に行われる。
【００１３】
実施例１．（請求項１対応） 図１はこの発明の一実施例に係るＡ／Ｄ変換回路を内蔵
したマイクロコンピュータのブロック図である。図１に
おいて、１はワンチップのマイクロコンピュータ、２は
Ａ／Ｄ変換回路、３はデジタル系モジュールである。デ
ジタル系モジュール３において、４はデジタル系回路、
６はシステムバス制御系回路、５はＡ／Ｄ変換回路２と
デジタル系回路４とシステムバス制御系回路６にクロッ
ク信号を供給するクロック発生回路、７はクロック発生
回路５からＡ／Ｄ変換回路２へ供給されるクロック信
号、８はＡ／Ｄ変換回路２に備えられるクロック停止制
御手段２０からシステムバス制御系回路６へのクロック
停止制御信号、９はクロック発生回路５からデジタル系
回路４へ供給されるクロック信号、１０はクロック発生
回路５からシステムバス制御系回路６へ供給されるシス
テムバス制御用クロック信号、１１はクロック停止制御
信号８とクロック信号１０とのアンドをとるアンド回路
である。
したマイクロコンピュータのブロック図である。図１に
おいて、１はワンチップのマイクロコンピュータ、２は
Ａ／Ｄ変換回路、３はデジタル系モジュールである。デ
ジタル系モジュール３において、４はデジタル系回路、
６はシステムバス制御系回路、５はＡ／Ｄ変換回路２と
デジタル系回路４とシステムバス制御系回路６にクロッ
ク信号を供給するクロック発生回路、７はクロック発生
回路５からＡ／Ｄ変換回路２へ供給されるクロック信
号、８はＡ／Ｄ変換回路２に備えられるクロック停止制
御手段２０からシステムバス制御系回路６へのクロック
停止制御信号、９はクロック発生回路５からデジタル系
回路４へ供給されるクロック信号、１０はクロック発生
回路５からシステムバス制御系回路６へ供給されるシス
テムバス制御用クロック信号、１１はクロック停止制御
信号８とクロック信号１０とのアンドをとるアンド回路
である。
【００１４】Ａ／Ｄ変換回路２に備えられるクロック停
止制御手段２０は、図２に示すチョッパ形増幅器１８の
フィードバック用のトランジスタ１３の制御信号である
ＣＯＮＴＣＨＯＰ信号１４がアクティブからインアクテ
ィブに変化するときだけマイクロコンピュータ１のシス
テムバス制御系回路６に供給されるシステムバス制御用
クロック信号１０を停止させるクロック停止制御信号８
を出力する。クロック停止制御信号８はアクティブ時に
“Ｌ”となり、システムバス制御系回路６へのシステム
バス制御用クロック信号１０の供給が停止される。クロ
ック停止制御手段２０は、例えば図３に示すような回路
で実現できる。なお、システムバス制御系回路６として
は、ＣＰＵのデータ、アドレス、制御信号等を制御する
バスインタフェース回路等がある。また、デジタル系回
路としては、タイマ、ＣＰＵ、メモリ等がある。
止制御手段２０は、図２に示すチョッパ形増幅器１８の
フィードバック用のトランジスタ１３の制御信号である
ＣＯＮＴＣＨＯＰ信号１４がアクティブからインアクテ
ィブに変化するときだけマイクロコンピュータ１のシス
テムバス制御系回路６に供給されるシステムバス制御用
クロック信号１０を停止させるクロック停止制御信号８
を出力する。クロック停止制御信号８はアクティブ時に
“Ｌ”となり、システムバス制御系回路６へのシステム
バス制御用クロック信号１０の供給が停止される。クロ
ック停止制御手段２０は、例えば図３に示すような回路
で実現できる。なお、システムバス制御系回路６として
は、ＣＰＵのデータ、アドレス、制御信号等を制御する
バスインタフェース回路等がある。また、デジタル系回
路としては、タイマ、ＣＰＵ、メモリ等がある。
【００１５】図４は上記システムバス制御用クロック信
号１０、ＣＯＮＴＣＨＯＰ信号１４、及びクロック停止
制御信号８のタイミングチャートであり、図中、１６は
クロック停止制御信号８によってシステムバス制御用ク
ロック信号１０が停止している様子を示し、１５はＣＯ
ＮＴＣＨＯＰ信号１４が“Ｈ”から“Ｌ”へ変化するタ
イミングを示す。ＣＯＮＴＣＨＯＰ信号１４が“Ｈ”か
ら“Ｌ”へ変化する時、デジタル系モジュール３からＡ
／Ｄ変換回路２へノイズが印加されると、Ａ／Ｄ変換回
路２のＡ／Ｄ変換精度が劣下する要因となる。
号１０、ＣＯＮＴＣＨＯＰ信号１４、及びクロック停止
制御信号８のタイミングチャートであり、図中、１６は
クロック停止制御信号８によってシステムバス制御用ク
ロック信号１０が停止している様子を示し、１５はＣＯ
ＮＴＣＨＯＰ信号１４が“Ｈ”から“Ｌ”へ変化するタ
イミングを示す。ＣＯＮＴＣＨＯＰ信号１４が“Ｈ”か
ら“Ｌ”へ変化する時、デジタル系モジュール３からＡ
／Ｄ変換回路２へノイズが印加されると、Ａ／Ｄ変換回
路２のＡ／Ｄ変換精度が劣下する要因となる。
【００１６】次にこの実施例の動作について説明する。
図１中のＡ／Ｄ変換回路２に図２に示すようなチョッパ
形増幅器１８が使用された場合、ＣＯＮＴＣＨＯＰ信号
１４が“Ｈ”から“Ｌ”へ変化する時、Ａ／Ｄ変換回路
２にデジタル系回路４からのノイズが印加されると、イ
ンバータ１２の最大ゲインが得られず、入力ノードの微
少電位を増幅できなくなり、Ａ／Ｄ変換回路２のＡ／Ｄ
変換精度が劣化する。
図１中のＡ／Ｄ変換回路２に図２に示すようなチョッパ
形増幅器１８が使用された場合、ＣＯＮＴＣＨＯＰ信号
１４が“Ｈ”から“Ｌ”へ変化する時、Ａ／Ｄ変換回路
２にデジタル系回路４からのノイズが印加されると、イ
ンバータ１２の最大ゲインが得られず、入力ノードの微
少電位を増幅できなくなり、Ａ／Ｄ変換回路２のＡ／Ｄ
変換精度が劣化する。
【００１７】そこで、図４に示すように、Ａ／Ｄ変換精
度に影響を与えるＣＯＮＴＣＨＯＰ信号１４が“Ｈ”か
ら“Ｌ”へ変化する時（タイミング１５）、Ａ／Ｄ変換
回路２のクロック停止制御手段２０は“Ｌ”のクロック
停止制御信号８を発生させ、システムバス制御用クロッ
ク信号１０を停止させ（破線１６で示す部分）、デジタ
ル系回路４からのＡ／Ｄ変換回路２へのノイズの影響を
排除させる。
度に影響を与えるＣＯＮＴＣＨＯＰ信号１４が“Ｈ”か
ら“Ｌ”へ変化する時（タイミング１５）、Ａ／Ｄ変換
回路２のクロック停止制御手段２０は“Ｌ”のクロック
停止制御信号８を発生させ、システムバス制御用クロッ
ク信号１０を停止させ（破線１６で示す部分）、デジタ
ル系回路４からのＡ／Ｄ変換回路２へのノイズの影響を
排除させる。
【００１８】マイクロコンピュータ１において、ノイズ
発生が顕著となるのはシステムバスのように一度に複数
の信号線を流れる信号が変化するときであり、Ａ／Ｄ変
換回路２がノイズの影響を最も受け易いタイミング１５
でシステムバス制御系回路６に供給されるシステムバス
制御用クロック信号１０を停止させることでノイズによ
るＡ／Ｄ変換精度への影響を排除することが可能とな
る。
発生が顕著となるのはシステムバスのように一度に複数
の信号線を流れる信号が変化するときであり、Ａ／Ｄ変
換回路２がノイズの影響を最も受け易いタイミング１５
でシステムバス制御系回路６に供給されるシステムバス
制御用クロック信号１０を停止させることでノイズによ
るＡ／Ｄ変換精度への影響を排除することが可能とな
る。
【００１９】ところで、上記実施例においてノイズの影
響を排除するのにシステムバス制御系回路６へのクロッ
ク信号のみを停止させ、デジタル系回路４へのクロック
信号を停止させなくても、Ａ／Ｄ変換精度への影響をな
くすことができるのは、次のような理由によるものであ
る。システムバス制御系回路６を一時停止させること
は、ＣＰＵのバスにウエイトが一時発生することを意味
するが、処理系にはさほど影響を与えない。デジタル系
回路４のタイマなどは、リアルタイムに外部に信号を出
力しており、非同期にクロック信号が停止すると、処理
系に致命的な影響を与えてしまう可能性がある。電源系
に印加されるノイズは、複数の信号が同時に変化すると
きが最も大きく、複数の信号が同時に変化する場合はア
ドレスバスとデータバスで発生しやすく、システムバス
制御系回路６を一時停止させることはノイズ低減に大き
な効果がある。一方、デジタル系回路４において同時に
複数の信号が変化する場合は、システムバス制御系回路
６に比べ著しく少なく、デジタル系回路４へのクロック
信号の停止はノイズ低減にはあまり寄与しない。
響を排除するのにシステムバス制御系回路６へのクロッ
ク信号のみを停止させ、デジタル系回路４へのクロック
信号を停止させなくても、Ａ／Ｄ変換精度への影響をな
くすことができるのは、次のような理由によるものであ
る。システムバス制御系回路６を一時停止させること
は、ＣＰＵのバスにウエイトが一時発生することを意味
するが、処理系にはさほど影響を与えない。デジタル系
回路４のタイマなどは、リアルタイムに外部に信号を出
力しており、非同期にクロック信号が停止すると、処理
系に致命的な影響を与えてしまう可能性がある。電源系
に印加されるノイズは、複数の信号が同時に変化すると
きが最も大きく、複数の信号が同時に変化する場合はア
ドレスバスとデータバスで発生しやすく、システムバス
制御系回路６を一時停止させることはノイズ低減に大き
な効果がある。一方、デジタル系回路４において同時に
複数の信号が変化する場合は、システムバス制御系回路
６に比べ著しく少なく、デジタル系回路４へのクロック
信号の停止はノイズ低減にはあまり寄与しない。
【００２０】このようにチョッパ形増幅器１８が最もノ
イズの影響を受け易いタイミングのみシステムバス制御
系回路６に供給されるクロック信号を停止させることに
より、処理系に与える影響を最小限に抑え、また、ノイ
ズに強いチョッパ形増幅器１８が得られ、最終的にＡ／
Ｄ変換精度の向上が図れる。
イズの影響を受け易いタイミングのみシステムバス制御
系回路６に供給されるクロック信号を停止させることに
より、処理系に与える影響を最小限に抑え、また、ノイ
ズに強いチョッパ形増幅器１８が得られ、最終的にＡ／
Ｄ変換精度の向上が図れる。
【００２１】実施例２．（請求項２対応） なお、Ａ／Ｄ変換回路２に備えられるクロック停止制御
手段２０に対してクロック信号を停止させるか、あるい
は停止させないかの指定はソフトウェア・プログラマブ
ルにより行えばよい。
手段２０に対してクロック信号を停止させるか、あるい
は停止させないかの指定はソフトウェア・プログラマブ
ルにより行えばよい。
【００２２】実施例３．（請求項３対応） 上記実施例１では、１チャネルのアナログ信号をデジタ
ル信号に変換するアナログデジタル変換回路について説
明したが、複数のチャネルについても同様にクロック停
止制御手段を設け、このクロック停止制御手段に対して
クロック信号を停止させるか、あるいは停止させないか
の指定をソフトウェア・プログラマブルによりチャネル
毎に行えば、複数のチャネルにも対処できる。
ル信号に変換するアナログデジタル変換回路について説
明したが、複数のチャネルについても同様にクロック停
止制御手段を設け、このクロック停止制御手段に対して
クロック信号を停止させるか、あるいは停止させないか
の指定をソフトウェア・プログラマブルによりチャネル
毎に行えば、複数のチャネルにも対処できる。
【００２３】
【発明の効果】以上のように請求項１の発明によれば、
チョッパ形増幅器のフィードバック用トランジスタの制
御信号がアクティブからインアクティブに変化するとき
だけマイクロコンピュータのシステムバス制御系回路に
供給されるクロック信号を停止させるクロック停止制御
手段を設けて構成したので、マイクロコンピュータに内
蔵されたＡ／Ｄ変換回路が最もノイズの影響を受け易い
タイミング時のみシステムバス制御系回路へ供給される
クロック信号を停止させることができ、これによりノイ
ズの影響を排除でき、高速処理を行うマイクロコンピュ
ータに内蔵されたＡ／Ｄ変換回路でも高精度なＡ／Ｄ変
換特性を得られるという効果がある。
チョッパ形増幅器のフィードバック用トランジスタの制
御信号がアクティブからインアクティブに変化するとき
だけマイクロコンピュータのシステムバス制御系回路に
供給されるクロック信号を停止させるクロック停止制御
手段を設けて構成したので、マイクロコンピュータに内
蔵されたＡ／Ｄ変換回路が最もノイズの影響を受け易い
タイミング時のみシステムバス制御系回路へ供給される
クロック信号を停止させることができ、これによりノイ
ズの影響を排除でき、高速処理を行うマイクロコンピュ
ータに内蔵されたＡ／Ｄ変換回路でも高精度なＡ／Ｄ変
換特性を得られるという効果がある。
【００２４】請求項２の発明によれば、クロック停止制
御手段に対してクロック信号を停止させるか、あるいは
停止させないかの指定をソフトウェア・プログラマブル
により行うようにしたので、クロック信号の停止か否か
を自由に設定できるという効果がある。
御手段に対してクロック信号を停止させるか、あるいは
停止させないかの指定をソフトウェア・プログラマブル
により行うようにしたので、クロック信号の停止か否か
を自由に設定できるという効果がある。
【００２５】請求項３の発明によれば、クロック停止制
御手段に対してクロック信号を停止させるか、あるいは
停止させないかの指定をソフトウェア・プログラマブル
によりチャネル毎に行うようにしたので、複数のチャネ
ルを有するＡ／Ｄ変換回路においてもクロック信号の停
止か否かを自由に設定できるという効果がある。
御手段に対してクロック信号を停止させるか、あるいは
停止させないかの指定をソフトウェア・プログラマブル
によりチャネル毎に行うようにしたので、複数のチャネ
ルを有するＡ／Ｄ変換回路においてもクロック信号の停
止か否かを自由に設定できるという効果がある。
【図１】この発明の一実施例に係るＡ／Ｄ変換回路を内
蔵したマイクロコンピュータのブロック図である。
蔵したマイクロコンピュータのブロック図である。
【図２】Ａ／Ｄ変換回路に用いられるチョッパ形増幅器
の一例を示す回路図である。
の一例を示す回路図である。
【図３】図１中のクロック停止制御手段の一例を示す回
路図である。
路図である。
【図４】実施例の動作を示すタイミングチャートであ
る。
る。
【図５】従来のＡ／Ｄ変換回路を内蔵したマイクロコン
ピュータのブロック図である。
ピュータのブロック図である。
１ マイクロコンピュータ ２ Ａ／Ｄ変換回路 ５ クロック発生回路 ６ システムバス制御系回路 １３ フィードバック用トランジスタ １８ チョッパ形増幅器 ２０ クロック停止制御手段
Claims (3)
- 【請求項１】 マイクロコンピュータに内蔵されチョッ
パ形増幅器を有しアナログ信号をデジタル信号に変換す
るアナログデジタル変換回路において、上記チョッパ形
増幅器のフィードバック用トランジスタの制御信号がア
クティブからインアクティブに変化するときだけ上記マ
イクロコンピュータのシステムバス制御系回路に供給さ
れるクロック信号を停止させるクロック停止制御手段を
設けたことを特徴とするアナログデジタル変換回路。 - 【請求項２】 マイクロコンピュータに内蔵されチョッ
パ形増幅器を有しアナログ信号をデジタル信号に変換す
るアナログデジタル変換回路において、上記チョッパ形
増幅器のフィードバック用トランジスタの制御信号がア
クティブからインアクティブに変化するときだけ上記マ
イクロコンピュータのシステムバス制御系回路に供給さ
れるクロック信号を停止させるクロック停止制御手段を
設け、このクロック停止制御手段に対してクロック信号
を停止させるか、あるいは停止させないかの指定をソフ
トウェア・プログラマブルにより行うことを特徴とする
アナログデジタル変換回路。 - 【請求項３】 マイクロコンピュータに内蔵されチョッ
パ形増幅器を有し複数チャネルのアナログ信号をデジタ
ル信号に変換するアナログデジタル変換回路において、
上記チョッパ形増幅器のフィードバック用トランジスタ
の制御信号がアクティブからインアクティブに変化する
ときだけ上記マイクロコンピュータのシステムバス制御
系回路に供給されるクロック信号を停止させるクロック
停止制御手段を設け、このクロック停止制御手段に対し
てクロック信号を停止させるか、あるいは停止させない
かの指定をソフトウェア・プログラマブルによりチャネ
ル毎に行うことを特徴とするアナログデジタル変換回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22927692A JPH0659815A (ja) | 1992-08-05 | 1992-08-05 | アナログデジタル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22927692A JPH0659815A (ja) | 1992-08-05 | 1992-08-05 | アナログデジタル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0659815A true JPH0659815A (ja) | 1994-03-04 |
Family
ID=16889579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22927692A Pending JPH0659815A (ja) | 1992-08-05 | 1992-08-05 | アナログデジタル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659815A (ja) |
-
1992
- 1992-08-05 JP JP22927692A patent/JPH0659815A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4532438A (en) | Monolithically integrable MOS-comparator circuit | |
| US5373293A (en) | Mixed analog/digital mixed integrated circuit having a digital clock inhibit | |
| DE69320503D1 (de) | Dreizustandspuffer für ein System mit zweifacher Speisespannung | |
| US5287525A (en) | Software controlled power shutdown in an integrated circuit | |
| US5903508A (en) | Input buffer of memory device for reducing current consumption in standby mode | |
| JPH0659815A (ja) | アナログデジタル変換回路 | |
| JPS6322387B2 (ja) | ||
| US4703202A (en) | Two-stage gate circuit providing inverted and non-inverted outputs | |
| GB2228813A (en) | Data array conversion | |
| KR970004088B1 (ko) | 디지탈 신호 처리기 | |
| JP2638814B2 (ja) | 並列形ａｄ変換器 | |
| JPS6055916B2 (ja) | タイミング回路 | |
| JPH0619700B2 (ja) | 演算装置 | |
| JPS63136724A (ja) | 多出力ｄ／ａ変換回路 | |
| JP2707759B2 (ja) | 入力信号変化感知回路 | |
| JPH02203495A (ja) | センス回路 | |
| JP2607301B2 (ja) | 半導体集積回路 | |
| JPS6146614A (ja) | 半導体集積回路装置 | |
| JPS62297916A (ja) | デ−タ入力回路 | |
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| JPS63253598A (ja) | Ｒｏｍ装置 | |
| JPH1082420A (ja) | 磁気軸受スピンドルのディジタル制御方法および制御装置 | |
| JPH0124661Y2 (ja) | ||
| JPS6214521A (ja) | 論理回路 | |
| JP2725424B2 (ja) | アナログディジタル変換器 |