JPH03292575A - アドレス発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明（よ　文字や図形などのグラフィックスデータを
発生する情報処理システムにおいて、グラフィックスデ
ータを保持するメモリに対してアドレスを発生するアド
レス発生装置に関するものである。

従来の技術 従来のアドレス発生装置の一例（例えば　日経データプ
ロ・マイコン、ＭＣｌ−１６４−００２，１９８６年６
月、日経マグロウヒル社）を第４図に示す。

第４図は　２次元空間上でのグラフィックスデータのピ
クセルとメモリ上でのアドレスとの関係を示す構成図で
あも　第４図において、４１０は２次元空間上でのグラ
フィックスデー久　４１１〜４１３はグラフィックスデ
ータ４１０のピクセル猟　４２０はグラフィックスデー
タ４１０を保持するメモリ、　４２１〜４２３はメモリ
４２０上のアドレスであム　メモリ４２０の１ワードを
構成するビット数をｎとすも グラフィックスデータ４１０のビクセル（戴１行（Ｘ方
向）のｎ個毎に　順次メモリ４２０に保持されも　例え
ば　ｎ個のビクセル群４１１、４１２、４１３、・・・
はそれぞれアドレス４２１、４２２、４２３、・・・に
保持されも　メモリ上のアドレスをＡ　Ｒ，そのアドレ
スが示すワード内のビット位置をＢＰ、２次元空間上の
Ｘ座標をＸ、　　Ｙ座標をＹ、空間幅ワード数をＷＤＴ
、原点アドレスをＯＲＧとすると、ピクセルの座標（Ｘ
、Ｙ）からアドレスＡＲとビット位置ＢＰは次の式で求
められも ＡＲ＝ＯＲＧ＋ＷＤＴｘＹ＋　［Ｘ／ｎ］　−（１）Ｂ
Ｐ＝ｍｏ　ｄ　　（Ｘ、　　ｎ）　　　　　　　　　−
（２）ただＬ　　［ａ］はａを越えない最大の整数、ｍ
０ｄ（ａ、ｂ）はａ　／　ｂの剰余とす４発明が解決し
ようとする課題 近低　プロセッサの実行速度は年々著しく向上する傾向
にあるバ　それに対してメモリのアクセス速度が追いつ
いていな（〜　従って、情報処理システムを設計する上
で、メモリに対するアクセスをいかに高速に行うかがキ
ーポイントとなっていも　このため番ミ　キャッシュメ
モリを外部のメモリとの間に設置し　アクセス速度のギ
ャップを埋める工夫が一般に行われていも　アクセスす
るデータがキャッシュメモリにない場合（よ　キャッシ
ュメモリと外部のメモリとの間でデータの入れ替えが発
生すも　このた取　アクセスするデータが局所的であれ
ばキャッシュメモリの効果は大きく、大局的であれば効
果は少なｔ〜 文字や図形などのグラフィックスデータを発生する場合
、例えば直線を発生する場合を考えると、ピクセルの座
標は８近傍に変化しうも　第５図圏グラフィックスデー
タ５１０上での座標変化の例を示す。第５図の例におい
て、現在のビクセルのアドレスをＴＡ、Ｒとすると、Ｘ
座標の正負方向（１）、（５）に変化する場合に（友　
変化後のビクセルのアドレスもＴＡＲであム　その他の
６方向（２）〜（４）、（６）〜（８）に変化する場合
にζよ　変化後のピクセルのアドレスは（１）式からＴ
ＡＲ−ＷＤＴ、　　ＴＡＲ＋ＷＤＴとなり、ＴＡＲから
ＷＤＴだけ離れたアドレスとなム　ここで、　８近傍の
各方向に変化する確率が等しいとしたときへ　隣接する
アドレスＴＡＲ−１、ＴＡＲ，ＴＡＲ＋１のいずれかに
変化する確率を求めも　例えｉｉ　１ワードを構成する
ビット数ｎ＝１６の場合、各ビクセルの変化方向は８通
りなので、　１ワードでは１６Ｘ８＝１２８通りの場合
があａ　そのう板　隣接するアドレスに変化するのζよ
　各ピクセルともＸ座標の正負方向の２通りだけなので
、　１ワードでは１６Ｘ２＝３２通りであム　従って確
率（よ３２／１２８＝０．　２５ となり、アドレスの連続性は少なｌ、％　　その他のグ
ラフィックスデータの発生にお０てＬ　座標Ｇｔ　８近
傍に変化しうるた八　アドレスの連続性は一般に少ない
と考えられる。従って、グラフィックスデータの局所性
は少なく、キャッシュメモリの効果が少なくなム さらＣ二　　近年はグラフィックスデータの高解像度化
が進んでいる。現在のＣＲＴの解像度は高解像度のもの
で約１００ｄｐｉ　　（１インチあたりＩ００ピクセル
）程度であり、プリンタの解像度は高解像度のもので約
３００〜４００ｄｐｉである。

特に　マンマシンインターフェース向上のためのグラフ
ィカルユーザーインターフェースが普及するに従ｕＸ、
ＣＲＴにもプリンタと同程度の解像度が必要になって来
てい４　　ＣＲＴはプリンタと異なりリアルタイム性が
要求されるた取　グラフィックスデータの高速発生が不
可欠となる。しかし低解像度でも高解像度でも発生する
グラフィックスデータの形状自体の大きさは同じなので
、高解像度になるほどグラフィックスデータを構成する
ピクセル数が増加し　処理時間が増大する。

例えば　第６図に示すような形状６１０を発生する場合
　低解像度のグラフィックスデータ６２０では４ビクセ
ルで構成されるＭ　　Ｘ方向とＹ方向の解像度をそれぞ
れ２倍にした高解像度のグラフィックスデータ６３０で
は１６ピクセル必要にな４　低解像度ではアドレス６２
１〜６２４の４つのアドレスにアクセスすればよい力（
高解像度ではアドレス６３１〜６３８の８つのアドレス
にアクセスしなくてはならな（℃　高解像度になるほど
、発生するグラフィックスデータの形状は面的な広がり
を持ったへ　アクセスするアドレス数が増加すム　前に
説明したようにメモリに対するアクセスは遅いた数　メ
モリに対するアクセス回数が大きく増えると、全体の処
理時間が大きく増大する。

上記のように　第４図の構成を持つようなアドレス発生
装置で１友　発生するグラフィックスデータのピクセル
間のアドレスの連続性が少ないためキャッシュメモリの
効果が発揮されにくく、また高解像度のグラフィックス
データではメモリに対するアクセス回数が大きく増加し
　処理時間が増大してしまう。

請求項１の本発明はかかる点に鑑へ　発生するグラフィ
ックスデータのピクセル間のアドレスの連続性を大きく
することができるアドレス発生装置を提供することを特
徴とする 請求項２の本発明はかかる点に鑑へ　高解像度でのメモ
リに対するアクセス回数を少なくすることができるアド
レス発生装置を提供することを目的とすも 課題を解決するための手段 請求項１の本発明（よ　上記の課題を解決するために−
，グラフィックスデータのＸ座標を保持する第一のレジ
スタと、グラフィックスデータのＹ座標を保持する第二
のレジスタと、グラフィックスデータを２次元空間上の
ピクセルの集合として保持しＹ方向に隣接するピクセル
を連続するアドレスで表わすメモリと、前記第一のレジ
スタの値と前記第二のレジスタの値で指定されるピクセ
ルの座標を前記メモリ上でのアドレスに変換する変換手
段を備えたアドレス発生装置であも 請求項２の本発明（上　上記の課題を解決するために　
グラフィックスデータのＸ座標を保持する第一のレジス
タと、グラフィックスデータのＹ座標を保持する第二の
レジスタと、グラフィックスデータを２次元空間上のピ
クセルの集合として保持し２次元空間を１辺が２ビクセ
ル以上の矩形領域でタイル状に分割して各矩形領域内の
ピクセルを同一のアドレスで表わすメモリと、前記第一
のレジスタの値と前記第二のレジスタの値で指定される
ピクセルの座標を前記メモリ上でのアドレスに変換する
変換手段を備えたアドレス発生装置である。

作　　　用 請求項１の本発明は上記した構成により、グラフィック
スデータを保持するメモリがＹ方向に隣接するピクセル
を連続するアドレスで表わし　レジスタに保持される（
Ｘ、Ｙ）座標から変換手段がメモリへのアドレスを発生
するので、発生するグラフィックスデータのピクセル間
のアドレスの連続性を大きくすることができも 請求項２の本発明は上記した構成により、グラフィック
スデータを保持するメモリが矩形領域内のピクセルを１
つのアドレスで表わし　レジスタに保持される（Ｘ、　
　Ｙ）座標から変換手段がメモリへのアドレスを発生す
るので、高解像度で発生するグラフィックスデータのピ
クセルが占めるアドレス数が少なくなり、メモリへのア
クセス回数を少なくすることができも 実施例 第１図は請求項１の本発明のアドレス発生装置の一実施
例を示すブロック図である。第１図において、　１１０
はＸ座標（Ｘ）を保持するレジス久１２０はＹ座１　（
Ｙ）を保持するレジス久　１３０は２次元空間上でのグ
ラフィックスデー久　１３１〜１３３はグラフィックス
データ１３０のピクセル猟　１４０はグラフィックスデ
ータ１３０を保持するメモリ、　１４１〜１４３はメモ
リ１４０上のアドレス　１５０はレジスタ１１０の値と
レジスタ１２０の値で示される（Ｘ、　　Ｙ）座標をメ
モリ１４０上のアドレスに変換する変換半成１５１はア
ドレス（ＡＲ）を保持するレジス久１５２は空間高ワー
ド数（ＨＧＴ）を保持するレジス久　１５３は値′　１
″を保持するレジス久１５４はレジスタ１５２の値とレ
ジスタ１５３の値を選択するセレク久　１５５はレジス
タ１５１の値とセレクタ１５４の出力を加減算する加減
算器　１５６はワード内ビット位置（ＢＰ）を保持する
レジス久　１５７はレジスタ１５６の値を±１するイン
クリメンタ／デクリメンタ　１５８はグラフィックスデ
ータ１３０の原点アドレス（ＯＲＧ）とメモリ１４０の
１ワードを構成するビット数（ｎ）を保持するレジスタ
猟　１５９は演算器であも 以上のように構成された本実施例のアドレス発生装置に
ついて、以下にその動作を説明すも　グラフィックスデ
ータ１３０のピクセルＣＬ　　ｎ列毎の領域に分割され
　各領域の１行のｎ個毎く　Ｙ座標が増加する順番で順
次メモリ１４０に保持され４　例え（瓜　ピクセル群１
３１、１３２、１３３、・・・はそれぞれアドレス１４
１、１４２、１４３、・・・に保持されも ピクセルの座標（Ｘ、　　Ｙ）からアドレスＡＲとビッ
ト位置ＢＰを求める場合には　レジスタ１１０、１２０
、１５２の値とレジスタ群１５８の値との間で演算器１
５９により次の計算を行℃（レジスタ１５１、１５６に
格納すム ＡＲ＝○ＲＧ＋Ｙ＋ＨＧＴＸ　［Ｘ／ｎ］　・（３）Ｂ
Ｐ＝ｍｏｄ　（Ｘ、　　ｎ）　　　　　　　　・＝（４
）ただり、［ａ］はａを越えない最大の整数、ｍ０ｄ（
ａ、ｂ）はａ　／　ｂの剰余とすもピクセルの座標がＸ
座標の正負方向に変化する場合にζ友　次のような動作
が行われも　まず、レジスタ１５６の値がインクリメン
タ／デクリメンタ１５７により±１され　再びレジスタ
１５６に格納されも　このときオーバーフロー／アンダ
ーフローが発生すると、さら番二　レジスタ１５１の値
とセレクタ１５４により選択されたレジスタ１５２の値
が加減算器１５５により加減算（ＡＲ±ＨＧＴ）され　
再びレジスタ１５１に格納されもこの動作は　座標変化
が左右のワード境界を越える場゛合に発生すも ピクセルの座標がＹ座標の正負方向に変化する場合に（
友　次のような動作が行われも　レジスタ１５１の値と
セレクタ１５４により選択されたレジスタ１５３の値が
加減算器１５５により加減算（ＡＲ±１）され　再びレ
ジスタ１５１に格納されも ピクセルの座標がそれ以外の斜め４方向に変化する場合
にＣｔ　　次のような動作が行われも　まず、レジスタ
１５１の値とセレクタ１５４により選択されたレジスタ
１５３の値が加減算器１５５により加減算−（ＡＲ±１
）され　再びレジスタ１５１に格納されも　同時へ　レ
ジスタ１５６の値がインクリメンタ／デクリメンタ１５
７により±１され　再びレジスタ１５６に格納されも　
このときオーバーフロー／アンダーフローが発生すると
、さらく　レジスタ１５１の値とセレクタ１５４により
選択されたレジスタ１５２の値が加減算器１５５により
再び加減算（（ＡＲ±１）±ＨＧＴ）され　再びレジス
タ１５１に格納されもここて　従来例と同様＆へ　ピク
セルの座標が８近傍の各方向に変化する確率が等しいと
したときα　隣接するアドレスに変化する確率を求める
。

例えば　ｌワードを構成するビット数ｎ＝１６の場合　
各ピクセルの変化方向は８通りなので、　１ワードでは
１６Ｘ８＝１２８通りの場合がある。

そのう板　隣接するアドレスに変化するのは　左右端の
ピクセルが５通りでその他のピクセルが８通りなので、
　１ワードでは２Ｘ５＋１４Ｘ８＝１２２通りであも　
従って確率は １２２／１２８＝０．　９５・・・ となり、従来例の確率０．２５と比較してアドレスの連
続性を大きくすることができも な耘　本実施例でＣ″Ｌ　Ｉビクセルを表現するビット
数を１ビツトとした力交　複数ビットで表現しても同様
の効果が得られる。また　本実施例ではグラフィックス
データのピクセルを、ｎ列毎の領域に分割し　各領域の
１行のｎ個毎へ　Ｙ座標が増加する順番で順次メモリ上
のアドレスを割り邑てた力交　この他の方法でＬＹ力方
向隣接するピクセルのアドレスが連続するように割り当
てれば同様の効果が得られも 第２図は請求項２の本発明のアドレス発生装置の一実施
例を示すブロック図であム　第２図において、　２１０
はＸ座標（Ｘ）を保持するレジス久２２０はＹ座標（Ｙ
）を保持するレジス久　２３０は２次元空間上でのグラ
フィックスデー久　２３１〜２３３はグラフィックスデ
ータ２３−０のピクセル脈　２４０はグラフィックスデ
ータ２３０を保持するメモリ、　２４１〜２４３はメモ
リ２４０上のアドレス　２５０はレジスタ２１０の値と
レジスタ２２０の値で示される（Ｘ、　　Ｙ）座標をメ
モリ２４０上のアドレスに変換する変換平成２５１はア
ドレス（ＡＲ）を保持するレジス久２５２は空間幅ワー
ド数（ＷＤＴ）を保持するレジス久　２５３は値°　１
′を保持するレジス久２５４はレジスタ２５２の値とレ
ジスタ２５３の値を選択するセレク久　２５５はレジス
タ２５１の値とセレクタ２５４の出力を加減算する加減
算器　２５６はワード内のＸ方向ビット位置（ＸＢＰ）
を保持するレジス久　２５７はレジスタ２５６の値を±
１するインクリメンタ／デククメン久２５８はワード内
のＹ方向ビット位置（ＹＢＰ）を保持するレジス久　２
５９はレジスタ２５８の値を±１するインクリメンタ／
デククメン久　２６０はグラフィックスデータ２３０の
原点アドレス（ＯＲＧ）とグラフィックスデータ２３０
を分割する矩形領域のＸ方向のピクセル数（ｕ）とグラ
フィックスデータ２３０を分割する矩形領域のＹ方向の
ピクセル数（Ｖ）を保持するレジスタ玖２６１は演算器
であム　メモリ２４０の１ワードを構成するビット数を
ｎとすム 以上のように構成された本実施例のアドレス発生装置に
ついて、以下にその動作を説明すも　グラフィックスデ
ータ２３０のピクセルｔ；＆ｕｘｖの大きさを持つ矩形
領域でタイル上に分割されもただＵＡｕ、　　ｖはｕ　
ｘ　ｖ＝ｎを満たす２以上の整数とする。この矩形領域
に含まれるｎ個のピクセルは　順次メモリ２４０に保持
されも　例えばピクセル群２３１、２３２、２３３、・
・・はそれぞれアドレス２４１、２４２、２４３、・・
・に保持される。ピクセルのワード内でのビット位置４
＆　　Ｘ方向ビット位置とＹ方向ビット位置で表わす。

ピクセルの座標（Ｘ、　　Ｙ）からアドレスＡＲとＸ方
向ビット位置ＸＢＰとＹ方向ビット位置ＹＢＰを求める
場合に？Ｌ　　レジスタ２１０、２２０．２５２の値と
レジスタ群２６０の値との間で演算器２６１により次の
計算を行１．％　　レジスタ２５１．２５６、２５８に
格納すａ ＡＲ＝ＯＲＧ＋ＷＤＴＸ［Ｙ／ｖ　］＋［Ｘ／ｕコ・・
・（５） ＸＢＰ＝ｍｏｄ　（Ｘ、　　ｕ）　　　　　　　　−（
６）ＹＢＰ＝ｍｏｄ　　（Ｙ、　　ｖ）　　　　　　　
　−（７）ただＬ　　［ａ］はａを越えない最大の整数
、ｍ。

ｄ（ａ、ｂ）はａ　／　ｂの剰余とすムピクセルの座標
がＸ座標の正負方向に変化する場合には　次のような動
作が行われも　まず、レジスタ２５６の値がインクリメ
ンタ／デクリメンタ２５７により±１され　再びレジス
タ２５６に格納される。このときオーバーフロー／アン
ダーフローが発生すると、さらく　レジスタ２５１の値
とセレクタ２５４により選択されたレジスタ２５３の値
が加減算器２５５により加減算（ＡＲ±１）され　再び
レジスタ２５１に格納されも　この動作（よ　座標変化
が左右のワード境界を越える場合に発生する。

ピクセルの座標がＹ座標の正負方向に変化する場合には
　次のような動作が行われる。まず、レジスタ２５８の
値がインクリメンタ／デクリメンタ２５９により±１さ
れ　再びレジスタ２５８に格納される。このときオーバ
ーフロー／アンダーフローが発生すると、さら艮　レジ
スタ２５１の値とセレクタ２５４により選択されたレジ
スタ２５２の値が加減算器２５５により加減算（ＡＲ±
ＷＤＴ）され　再びレジスタ２５１に格納されもこの動
作（Ｌ　座標変化が上下のワード境界を越える場合に発
生すも ピクセルの座標がそれ以外の斜め４方向に変化する場合
に４１　　次のような動作が行われも　まず、レジスタ
２５６の値がインクリメンタ／デクリメンタ２５７によ
り±１され　再びレジスタ２５６に格納されも　同時く
　レジスタ２５８の値がインクリメンタ／デクリメンタ
２５９により±１され　再びレジスタ２５８に格納され
も　このときインクリメンタ／デクリメンタ２５７でオ
ーバーフロー／アンダーフローが発生すると、さら凶レ
ジスタ２５１の値とセレクタ２５４により選択されたレ
ジスタ２５３の値が加減算器２５５により加減算（ＡＲ
±１）され　再びレジスタ２５１に格納されも　インク
リメンタ／デクリメンタ２５９でオーバーフロー／アン
ダーフローが発生すると、レジスタ２５１の値とセレク
タ２５４により選択されたレジスタ２５２の値が加減算
器２５５により加減算（ＡＲ±ＷＤＴ）され　再びレジ
スタ２５１に格納されも　インクリメンタ／デクリメン
タ２５７、２５９の両方でオーバーフロー／アンダーフ
ローが発生すると、　レジスタ２５１の値とセレクタ２
５４により選択されたレジスタ２５３の値が加減算器２
５５により加減算（ＡＲ±１）され　レジスタ２５１に
格納され　さ装置レジスタ２５１の値とセレクタ２５４
により選択されたレジスタ２５２の値が加減算器２５５
により加減算（（ＡＲ±１）±ＷＤＴ）され　再びレジ
スタ２５１に格納されも ここで、従来例と同様番ミ　　第６図に示す形状６１０
を発生する場合を考えも　第３図へ　第６図に示す従来
例の高解像度のグラフィックスデータ６３０と同じ解像
度を持つ本実施例でのグラフィックスデータ３１０を示
も　第３図ｊ＆　　１ワードを構成するビット数ｎ＝１
６、矩形領域のＸ方向のピクセル数ｕ＝４、矩形領域の
Ｙ方向のピクセル数ｖ＝４とした例であ４　グラフィッ
クスデータ３１０では　第６図に示す形状６１０は第６
図に示すグラフィックスデータ６３０と同じ１６ビクセ
ルで構成される力（アドレス３１１〜３１２の２つのア
ドレスにアクセスするだけでよ（−従って、従来例の８
アドレスと比較すると、メモリに対するアクセス回数を
少なくすることができムな耘　本実施例で（よ　１ビク
セルを表現するビット数を１ビツトとしたカミ　複数ビ
ットで表現しても同様の効果が得られも　また　矩形領
域の形状を４×４ピクセルの正方形で説明したカミ　こ
れ以外でも一辺が２ビクセル以上で正方形に近い矩形領
域であれば同様の効果が得られも 発明の効果 以上のよう置　請求項１の本発明によれば　グラフィッ
クスデータのＹ方向に隣接するピクセルがメモリ上の連
続するアドレスで表わされ　ピクセルの（’Ｘ、　　Ｙ
）座標から変換手段がメモリへのアドレスを高速に発生
すも　従って、発生するグラフィックスデータのピクセ
ル間のアドレスの連続性が大きくなるた敦　キャッシュ
メモリによるメモリアクセスの高速化を効果的に行うこ
とができ、その実用的効果は太き（〜 また　請求項２の本発明によれは　グラフィ・ソクスデ
ータのピクセルが正方形に近い矩形領域単位にメモリ上
の同一のアドレスで表わされ　ピクセルの（Ｘ、Ｙ）座
標から変換手段がメモリへのアドレスを高速に発生すム
　従って、高解像度で発生するグラフィックスデータの
ピクセルが占めるアドレス数を少なくし　メモリへのア
クセス回数を少なくすることで処理の高速化を行うこと
ができ、その実用的効果は太き（ち

【図面の簡単な説明】

第１図は請求項１の発明における一実施例のアドレス発
生装置のブロック医　第２図は請求項２の発明における
一実施例のアドレス発生装置のブロック＠　第３図は同
実施例の動作を示す説明は第４図は従来のアドレス発生
装置の一例を示す構成医　第５図は同従来例の動作を示
す説明図　第６図は同従来例の動作を示す説明図である
。

Claims (2)

【特許請求の範囲】
1. （１）グラフィックスデータのＸ座標を保持する第一の
   レジスタと、グラフィックスデータのＹ座標を保持する
   第二のレジスタと、グラフィックスデータを２次元空間
   上のピクセルの集合として保持しＹ方向に隣接するピク
   セルを連続するアドレスで表わすメモリと、前記第一の
   レジスタの値と前記第二のレジスタの値で指定されるピ
   クセルの座標を前記メモリ上でのアドレスに変換する変
   換手段を具備することを特徴とするアドレス発生装置。
2. （２）グラフィックスデータのＸ座標を保持する第一の
   レジスタと、グラフィックスデータのＹ座標を保持する
   第二のレジスタと、グラフィックスデータを２次元空間
   上のピクセルの集合として保持し２次元空間を１辺が２
   ピクセル以上の矩形領域でタイル状に分割して各矩形領
   域内のピクセルを同一のアドレスで表わすメモリと、前
   記第一のレジスタの値と前記第二のレジスタの値で指定
   されるピクセルの座標を前記メモリ上でのアドレスに変
   換する変換手段を具備することを特徴とするアドレス発
   生装置。