JPH0329328A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明１友　電解効果トランジスタ特に半絶縁性ＧａＡ
ｓ基板上に形成されたショットキー接合を有する電界効
果トランジスタ（以下、ＭＥＳＦＥＴと記す。）及びそ
の製造方法に関すも従来の技術 半絶縁性ＧａＡｓ基板上にＮ型チャンネル層とＮ゛型キ
ャップ層を堆積した基板を用いたＭＥＳＦＥＴｉ友　１
０ＧＨｚ以上の高周波でも高い利得と低いノイズ値を示
し　衛星通信等の主力素子として用いられていも　一般
Ｅ．ＭＥ．ＳＦＥＴの利得は相互コンダクタンス（以下
、Ｇｍと記す。）やゲート・ドレイン間容量（以下、Ｃ
ｇｄと記す。）等のパラメーターに関係して変化すも　
利得をより一層増加する為にｉ＆ｃｇｄを減少させてＭ
ＥＳＦＥＴの帰還容量（Ｃ　ｇ　ｄ　）を低減するとと
もにＧｍを向上させることが必要であも　例えばＣｇｄ
が半分になれば利得は３ｄＢ向上させることができ、Ｇ
ｍが２倍になれば同様に利得は３ｄＢ向上すも 半絶縁性ＧａＡｓ基板上に形成したＭＥ　Ｓ　Ｆ　ＥＴ
においては　ソース抵抗の低減及びソース電極及びドレ
イン電極とチャンネル層との良好なオーミックコンタク
トを得る為に　Ｎ゛型ＧａＡｓ層からなるＮ０型キャッ
プ層を基板の最上部に０．　　１μｍから０．　１５μ
ｍ程形成し　ゲート電極の近傍のみこの層をリセスエッ
チングする方法が一殻的に行われてい，Ｌ　　ＭＥＳＦ
ＥＴが形成される半絶縁性ＧａＡｓ基板上は通常０．５
μｍからｌ．　　Ｏμｍ程度の厚い窒化膜等の絶縁膜で
被われており、またソース電極、　ドレイン電極及びゲ
ート電極から｛よ　層間絶縁膜を介してそれぞれ引き出
し電極が付加されボンディングワイヤにより外部と接続
される構造となっていも　このような構造において、ゲ
ート電極は１．０μｍもの厚い窒化膜で被われておリド
レイン電極との間の容量（Ｃｇｄ）は非常に大きく利得
低下の原因になっていｆ，　　Ｃｇｄはゲート電極とド
レイン電極の間に位置する窒化膜の厚さによりその値が
変化すも　即板　窒化膜の誘電率は７程度もあり、この
窒化膜の厚いことがＣｇｄ増加の原因となっていた　従
って、ゲート電極とドレイン電極の間に位置する窒化膜
をどこまで薄くできるか力曳　利得向上への大きな課題
であった 第４図は従来の半導体装置の断面図であも　半導体装置
としてはリセス構造を有するＧａＡｓを用いたＭＥＳＦ
ＥＴを例に説明を加える。第４図において半絶縁性Ｇａ
Ａｓ基板ｌの主面側には通常のエビタキシャル法により
電界効果トランジスタのチャンネルとなるＮ型チャンネ
ル層２及びソース及びドレイン抵抗を低減する為のＮ十
型キャップ層３が連続的に堆積される。ソース電極４及
びドレイン電極６は基板上に堆積された窒化膜からなる
第１絶縁膜９に選択的に窓明けを行いＮ゜型キャップ層
３上に形成されも　ゲート電極８はソース電極４及びド
レイン電極６の間に位置しており、第１絶縁膜９に開口
部を設けＮ十型キャップ層３の一部分をエッチングした
リセスエッチング領域ｌ２に形成されも　ソース電極４
、　ドレイン電極６及びゲート電極８の上には　同じく
窒化膜からなる第２絶縁膜１０が層間絶縁膜として堆積
され各電極にはソース引き出し電極５及びドレイン弓き
出し電極７が付加され　外部と接続する為のワイヤボン
ドの領域となる。表面には　窒化膜からなる第１保護膜
１１が堆積され表面を保護する。

第４図に示した従来の半導体装置において《上ゲート電
極とドレイン電極の間に（よ　窒化膜である第１絶縁膜
９、第２絶縁膜１０及び第１保護膜１１が厚く存在する
ためＣｇｄが非常に大きくなってい九　例えば　窒化膜
である第１絶縁膜９及び第２絶縁膜１０の厚さ（戴　そ
れぞれ約０．　　４μｍの厚さを用いるのが一般的であ
る。又　一番表面側に位置する第１保護膜１１ζよ　約
０．　　１μｍから０．　　２μｍの厚さが用いられ　
第１絶縁膜９、第２絶縁膜ｌＯ及び第１保護膜１１の合
計は約１μｍにもなっていた　従って、Ｃｇｄが非常に
大きくなってしまＬ＼　この厚い窒化膜を如何に薄くし
てＣｇｄを減らすかが大きな課題でありｔラ第５図は従
来の半導体装置の製造方法を示す工程断面図である。半
導体装置としては同じ＜ＧａＡｓを用いたＭＥＳＦＥＴ
を例に説明を加えも第５図において第４図と等価な部分
については同一の番号又は記号を用いるものとすも　第
５図（ａ）（ヨ　　半絶縁性ＧａＡｓ基板ｌの主面側に
通常のエビタキシャル法により電界効果トランジスタの
チャンネルとなるＮ型チャンネル層２及びソース及びド
レイン抵抗を低減する為のＮ゜型キャップ層３を連続的
に堆積したあと、表面に窒化膜である第１絶縁膜９を堆
積し　選択的に開口部を設けソース電極４及びドレイン
電極６をＮ０型キャップ層３上に形成する工程である。

第５図（ｂ）ｆ戴　　ソース電極４及びドレイン電極６
の間に位置する第ｌ絶縁膜９に開口部を設（ナ、その開
口部からＮ゛型キャップ層３を選択的にエッチングし　
リセスエッチング領域ｌ２にゲート電極８を形成する工
程である。

第５図（ｃ）ｉ＆　　窒化膜である第２絶縁膜ｌＯを層
間絶縁膜として堆積し開口部ｌ３を形戊する工程であも
　第５図（ｄ）ｌｉ　　開口部１３にソース引き出し電
極５及びドレイン引き出し電極７を設ける工程玄　外部
回路と接続する為のワイヤボンディング（上　この引き
出し電極に打たれも　第５図（ｅ）｛よ表面保護のため
に第ｌ保護膜１１を全面に堆積しボンディング領域ｌ４
に開口部を設ける工程であり、ＭＥＳＦＥＴが完成すも 発明が解決しようとする課題 第４図に示した従来の半導体装置においてはゲート電極
とドレイン電極の間に位置する窒化膜からなる絶縁膜が
合計すると約１．　　０μｍもあり、従ってＣ　ｇ　ｄ
′が大きく、高周波における利得は非常に小さい値しか
得られないという結果になっていた　更に　トランジス
タから発生するノイズが帰還容量であるＣｇｄを介して
入力側に戻ってしまいノイズが大きくなってしまいノイ
ズの低減は困難でありｔも また　第５図に示した従来の半導体装置の製造方法にお
いては　ゲート電極の近傍には第ｌ絶縁膜９、第２絶縁
膜１０及び第１保護膜１１等が合計で１．　　０μｍ以
上も存在しＣｇｄ増大の原因になってい１，　　従って
、高周波における利得が小さくしかもノイズの大きな素
子しか作製できなかった 本発明は　かかる点に鑑みてなされたちの玄ゲート・ド
レイン間容量（Ｃｇｄ）が非常に小さく、高周波まで高
い利得を有すると共にノイズが少ない優れた半導体装置
及びその製造方法を提供することを目的としていも 課題を解決するための手段 本発明は上記課題を解決する為　半導体基板上に形成さ
れたショットキー接合型電界効果トランジスタにおいて
、ゲート電極及びその近傍のトランジスタの活性領域に
位置する保護膜の厚さ力文ワイヤボンドの為のソ一入　
ゲート及びドレインの引き出し電極が位置するトランジ
スタの非活性領域の保護膜の厚さよりも薄くする構戒と
すもまた　本発明は上記課題を解決する為　半導体基板
上に堆積された第１の絶縁膜に選択的に窓明けを行いシ
ョットキー接合型電界効果トランジスタのソース電極及
びドレイン電極を形成する工１監ソース電極及びドレイ
ン電極の間にゲート電極を形成する工程、　第２の絶縁
膜を基板上に堆積しソース電極、　ドレイン電極及びゲ
ート電極上の第２の絶縁膜に選択的に窓明けを行いそれ
ぞれの電極に引き出し電極を接続する工ｆ！　　基板上
にフォトレジストを塗布しゲート電極及びその近傍のト
ランジスタの活性領域のみにに窓明けを行いフォトレジ
ストをマスクにして第１及び第２の絶縁膜をエッチング
除去する工程、　フオトレジストを除去したのち基板全
面に保護膜を堆積し引き出し電極部に保護膜の開口部を
形戒する工程とを順次行う。

また　本発明は上記課題を解決するＡ　半導体基板上に
堆積された第１の絶縁膜に選択的に窓明けを行いショッ
トキー接合型電界効果トランジスタのソース電極及びド
レイン電極を形成する工程、ソース電極及びドレイン電
極の間にゲート電極を形成する工程、　第２の絶縁膜と
第２の絶縁膜とは種類の異なる第３の絶縁膜を連続的に
基板上に堆積しソース電極、　ドレイン電極及びゲート
電極上の第２及び第３の絶縁膜に選択的に窓明けを行い
それぞれの電極に引き出し電極を接続する工私基板上に
フォトレジストを塗布しゲート電極及びその近傍のトラ
ンジスタの活性領域に窓明けを行いフォトレジストをマ
スクにして第３の絶縁膜をエッチング除去する工程、　
フオトレジストを除去したのち第３の絶縁膜をマスクに
して第２及び第１の絶縁膜をエッチング除去する工程、
　基板全面に保護膜を堆積し引き出し電極部に保護膜の
開口部を形戒する工程とを順次行う。

作用 本発明は上記した構成により、ゲート電極及びその近傍
のトランジスタの活性領域に位置する保護膜の厚さ力交
　ワイヤボンドの為のソ一入　ゲート及びドレインの引
き出し電極が位置するトランジスタの非活性領域の保護
膜の厚さよりも薄いので、ゲート電極とドレイン電極の
間で形成されるゲート・ドレイン間容量（Ｃｇｄ）を大
幅に低減することができ高周波における利得の大幅な向
上を図ることができ＆Ｃｇｄの低減により高周波におけ
る利得は約３ｄＢ向上させることができる。

また　出力側に現れたノイズが帰還容量であるゲート・
ドレイン間容量（Ｃｇｄ）を介して入力側に戻ることが
なく、ノイズの低減を図ることも可能となん ま？．　　本発明は上記した２種類の半導体装置の製造
方法を順次行うことにより、ゲート電極及びその近傍の
トランジスタの活性領域に位置する保護膜の厚さが、　
ワイヤボンドの為のソ一入　ゲート及びドレインの引き
出し電極が位置するトランジスタの非活性領域の保護膜
の厚さよりも薄く、ゲート電極とドレイン電極の間で形
成されるゲート・ドレイン間容量（Ｃ　ｇ　ｄ　）を大
幅に低減した半導体装置を実現することができも　即板
　ゲート電極とドレイン電極の間に位置する絶縁膜（よ
最後に堆積する表面の保護膜だけであも　他方ワイヤボ
ンドの為のソ一人　ゲート及びドレインの引き出し電極
が位置するトランジスタの非活性領域の保護膜はゲート
電極及びその近傍のトランジスタの活性領域に位置する
保護膜よりも厚（〜従って、Ｃｇｄが小さく高周波にお
ける利得が大きく、しかもノイズの小さいトランジスタ
を実現することができも 実施例 第１図《上　本発明の半導体装置の断面構造図である。

第ｌ図に示した本発明の半導体装置において、第４図及
び第５図と等価な部分については同一の参照番号を付し
て示すものとすも　半導体装置としてはＧａＡｓ用いた
ＭＥＳＦＥＴを例に説明を加えも　半絶縁性ＧａＡｓ基
板１の主面側には通常のエビタキシャル法を用いて全面
にＮ型チャンネル層２及びＮ゛型キャップ層３が連続的
に堆積され７）。Ｎ０型キャップ層３の厚さとしては約
Ｏ．ｌμｍから０．　１５μｍ程度堆積する。ゲート電
極８（；ＬＮ＋型キャップ層３の一部分を選択的にエッ
チングした領域に形成されている力曳　このゲート電極
８を被う絶縁膜（よ　第２保護膜ｌ７だけであム　ゲー
ト電極及びその近傍のトランジスタの活性領域上に位置
する保護膜の厚さが第１図に示したように第２保護膜１
７だけであるのが本発明の特徴であも　他方　ワイヤボ
ンドの為のソース引き出し電極５、ゲート引き出し電極
及びドレイン引き出し電極７が位置するトランジスタの
非活性領域の保護膜は第１絶縁膜９、第２絶縁膜１０及
び第２保護膜ｌ７が厚く被っておりワイヤボンドによる
機械的な破壊及び端部からの可動イオン及び水分等の進
入を防いでいる。ゲート電極８を保護する第２保護膜ｌ
７は約０．　　１μｍから０．２μｍ程の厚さであり、
　しかもドレイン電極との間に誘電率が１である空気層
を挟んでいるためにＣｇｄは従来の約半分に低減できも 第１図に示した本発明の半一導体装置において、実験的
にはＣｇｄの低減により、利得は１２ＧＨｚにおいて２
．５ｄＢ向上し　また素子のノイズは１２ＧＨｚにおい
て０．１５ｄＢ低くなり、優れた特性を示し九 第２図（よ　本発明の第１の半導体装置の製造方法を示
す工程断面図である。第２図に示した本発明の第１の半
導体装置の製造方法において、第１は　第４図及び第５
図と等価な部分については同一の参照番号を付して示す
ものとすも 本発明の第２図（ａ）から第２図ｄ）＋；ｔ，　　従来
の例で示した第５図（ａ）から第５図（ｄ）と全く同じ
工程であり説明を省略する八　半絶縁性ＧａＡｓ基板ｌ
上にリセスタイブのＭＥＳＦＥＴを形戊する工程であも
　第２図（ｅ）ｉｔ　　基根上にレジストｌ５を全面に
塗布し　ゲート電極及びその近傍のトランジスタの活性
領域のみに開口部を設ける工程であんこの時設けられる
開口部４友　ゲート電極を中心に幅は約２０μｍ程度で
良く、この活性領域以外の領域はレジストｌ５で被って
おく。第２図（ｆ）ｉ；Ｌ第２図Ｃｅ’）で示したレジ
スト１５をマスクとして用いドライエッチング法により
窒化膜である第２絶縁膜１０及び第ｌ絶縁膜９を同時に
選択的にエッチング除去し　ゲート電極８の近傍にエッ
チング領域１６を形成する工程であも　この工程により
、ゲート電極８の近傍及びトランジスタの活性領域から
窒化膜等の絶縁膜は完全に除去されも　窒化膜である第
２絶縁膜１０及び第１絶縁膜９のエッチングにはＣＦ．
等のガスのプラズマエッチングを用いも　このＣＦ４等
のガスのプラズマエッチングを用いることによりＮ型チ
ャンネル層２へのダメージを大幅に軽減することができ
も　窒化膜である第２絶縁膜１０及び第１絶縁膜９のエ
ッチング後のレジスト１５の除去には酸素を用いたドラ
イエッチングを用いも　第２図（ｇ）ｉ；Ｌ　　再度全
面に窒化膜である第２保護膜１７を堆積し　引き出し電
極上にボンディング領域ｌ４の窓明けを行う工程で、こ
の結果半導体素子が完威すも　本発明においてゲート電
極を被う絶縁膜は第２保護膜１７だけである。第２図（
ｇ）の工程で用いた第２保護膜１７の膜厚は約０．１μ
ｍから０．　　２μｍ程度に選べば信頼性上問題はなｌ
，％　　また　第２保護膜１７の膜厚を前述したように
薄くすることによりリセス領域のゲート電極とドレイン
電極の間に誘電率の小さい空気層を形成できるのでＣｇ
ｄをさらに低減できる。

第３図は　本発明の第２の半導体装置の製造方法を示す
工程断面図であも　第３図に示した本発明の第２の半導
体装置の製造方法において、第１は　第２は　第４図及
び第５図と等価な部分については同一の参照番号を付し
て示すものとすも本発明の第３図（ａ）と第３図＜　ｂ
　＞　Ｉｔ　　従来の例で示した第５図（ａ）から第５
図（ｂ）と全く同じ工程であり説明を省略する。第３図
（ｃ）ｉ；Ｌ　　層間絶縁膜として窒化膜である第２絶
縁膜１０及び酸化膜ｌ８を連続的に堆積しソース電極４
及びドレイン電極５の部分に選択的に開口部ｌ３を形成
する工程であも　開口部１３の形成は窒化膜である第２
絶縁膜１０及び酸化膜ｌ８の両方を同時に行う。第３図
（ｄ）＋＆　　ソース電極４及びドレイン電極６にそれ
ぞれソース引き出し電極５及びドレイン引き出し電極７
をそれぞれ付加する工程であも　第３図（ｅ）（友　　
基坂上にレジスト１５を全面に塗布し　ゲート電極及び
その近傍のトランジスタの活性領域のみに開口部を設け
る工程であん　この時設けられる開口部｛友　ゲート電
極を中心に幅は約２０μｍ程度で良く、この活性領域以
外の領域はレジスト１５で被っておく。第３図（ｆ）Ｊ
；Ｌ　　第３図（ｅ）で示したレジストｌ５をマスクと
して用いドライエッチング法により酸化膜ｌ８のみを選
択的にエッチング除去し　酸化膜開口部１９を形成した
あとレジストを除去する工程であん　この酸化膜ｌ８の
エッチングには反応性スパッタエッチングを用Ｌ＼また
レジストの除去には酸素を用いたドライエッチングを用
いも　第３図（ｇ）？；Ｌ　　酸化膜１８をマスクにし
てその下に位置する窒化膜である第２絶縁ＷＸ１０をエ
ッチングし　エッチング領域ｌ６を形成する工程であん
　この酸化膜ｌ８をマスクにしてその下に位置する窒化
膜である第２絶縁膜１０をエッチングするのが本発明の
第２の半導体装置の製造方法の特徴である。即板　レジ
ストをマスクにして窒化膜をＣＦ．等のガスのプラズマ
エ・ソチングを行った場合、レジストが変質して酸素を
用いたドライエッチングによるレジストの除去に時間が
かかり素子にダメージが入る可能性があるために　酸化
膜ｌ８をマスクに用いてレジスト除去時のダメージを防
いでいも　窒化膜である第２絶縁膜１０のエッチングに
はＣＦ４等のガスのプラズマエッチングを用いも　この
ＣＦａ等のガスのプラズマエッチングを用いることによ
りＮ型チャンネル層２へのダメージを大幅に軽減するこ
とができも　第３図（ｈ）《上　再度全面に窒化膜であ
る第２保護Ｉ！１７を堆積し　引き出し電極上ににボン
デイング領域１４の窓明けを行う工程で、この結果半導
体素子が完威すも　本発明においてｋ　ゲート電極を被
う絶縁膜は第２保護膜ｌ７だけである。

第３図（ｈ）の工程で用いた第２保護膜ｌ７の膜厚は約
０．１μｍから０．２μｍ程度に選べば信頼性上問題は
なく、また第２保護膜１７の膜厚を前述したように薄く
することによりリセス領域のゲート電極とドレイン電極
の間に誘電率の小さい空気層を形成できるのでＣｇｄを
さらに低減できるは第２図に示した本発明の第１の半導
体装置の製造方法と同様であも 第３図に示した本発明の第２の半導体装置の製造方法に
おいて、酸化膜ｌ８を導入した目的（上レジストｌ５を
マスクにしてＣＦ４等のガスの一プラズマエッチングを
行った場合、　レジスト１５が変質して除去に時間がか
かり素子にダメージが入る可能性があるためであも　利
得を目的とした素子のように　Ｎ型チャンネル層２への
ダメージがある程度許される場合には第２図に示した本
発明の第１の半導体装置の製造方法を用いればよく、低
雑音等のノイズを目的とした素子の場合にはダメージに
影響され易いので第３図に示した本発明の第２の半導体
装置の製造方法を用いればよＬ１以上説明したように　
本発明の半導体装置及びその製造方法を用いること玄　
ゲート電極とドレイン電極の間で形成されるゲート・ド
レイン間容量（Ｃｇｄ）を大幅に低減することができ高
周波における利得の大幅な向上を図ることができもまた
　出力側に現れたノイズが帰還容量であるゲート・ドレ
イン間容量（Ｃｇｄ）を介して入力側に戻ることがなく
、ノイズの低減を図ることも可能となり、高利得低雑音
の半導体装置を実現することができも 本発明は半絶縁性ＧａＡｓ基板上に形戒されたＭＥＳＦ
ＥＴを例にとり説明を加えたカー　高電子移動度トラン
ジスタ（いわゆるＨＥＭＴ）に適用しても同様の効果が
得られることは明らかであも発明の効果 以上述べてきた様に　本発明により次の効果がもたらさ
れも １）ゲート電極とドレイン電極の間に位置する絶縁膜が
薄いので、帰還容量であるゲート・ドレィン間容量（Ｃ
ｇｄ）が小さく高周波で高利得の半導体装置が実現でき
も ２）帰還容量であるゲート・ドレイン間容量（Ｃｇｄ）
を介して出力側に現れたノイズが入力側に戻ることがな
く素子の低雑音化を図ることができも ３）ＭＥＳＦＥＴの引き出し電極を形成したのちに　レ
ジストをマスクにしてゲート電極及びその近傍のトラン
ジスタの活性領域のみの窒化膜をエッチング除去するの
でＣｇｄは小さくなり、素子を高利得化でき、　しかも
ボンデイング領域等の保護膜は厚く残っているので、ボ
ンデイングによる機械的損傷が少なく、信頼性も確保さ
れる。

４）ＭＥＳＦＥＴの引き出し電極を形戊したのちに　酸
化膜をマスクにしてゲート電極及びその近傍のトランジ
スタの活性領域のみの窒化膜をエッチング除去するので
、レジストを用いた場合に比べドライエッチングを用い
たレジスト除去による基板へのダメージが軽減され高利
得且つ低雑音の素子が実現できる。

【図面の簡単な説明】

第１図は本発明の半導体装置の実施例を示す断面構造は
　第２図は本発明の第１の半導体装置の製造方法の実施
例を示す工程断面＆　第３図は本発明の第２の半導体装
置の製造方法の実施例を示す工程断面は　第４図は従来
の半導体装置を示す断面構造は　第５図は従来の半導体
装置の製造方法を示す工程断面図であも ■・・・半絶縁性ＧａＡｓ基楓　２・・・Ｎ型チャンネ
ル凰　３・・・Ｎ０型キャップ凰　４・・・ソース電極
、　５・・・ソース引き出し電極、　６・・・ドレイン
電極、　７・　　　ドレイン引き出し電砥　８・・・ゲ
ート電極、　９・・・第ｌ絶縁風１０・・・第２絶縁Ｗ
Ｌ１１　　　・第工保ｐｉ風１２・・・リセスエッチン
グ領坂　１３・・・開口ｍ　　１４・・・ボンディング
領ｖ；Ｉｈ　１５・・・レジスト、　１６・・・エッチ
ング領ｊｔ　　１７・・・第２保護Ｉｌｌ　　１８・・
・酸化［１９・・・酸化膜開口訛