JPH0329348A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0329348A JPH0329348A JP1162948A JP16294889A JPH0329348A JP H0329348 A JPH0329348 A JP H0329348A JP 1162948 A JP1162948 A JP 1162948A JP 16294889 A JP16294889 A JP 16294889A JP H0329348 A JPH0329348 A JP H0329348A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- film
- brazed
- base plate
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素体が容器の放熱板を兼ねた金属底板
上に絶縁して固定される半導体装置に関する。
上に絶縁して固定される半導体装置に関する。
（従来の技術〕
半導体素体を容器に収容し、電極への接続導体を容器か
ら引き出す場合も、半導体素体を支持する底板は放熱体
を兼ねる必要があるため、金属により形成する必要があ
る．この底仮と半導体素体とは電気的に絶縁されねばな
らないので、半導体素体と底板の間に絶縁板が挿入され
る．この絶縁板は半導体素体からの放熱のために高絶縁
性であると共に良熱伝導性を有することが要求される．
そのような材料として酸化ベリリウムなどの良熱伝導性
セラミックが用いられる．さらにこのセラミック板は、
半導体素体および底仮とのろう付けのため、両面に熱圧
着で銅などがメタライズされる． 〔発明が解決しようとする課題〕 上記のような従来の半導体装置を製造・するには、先ず
セラミック板のメタライズ面に半導体素体をろう付けし
、次にこれを底仮にろう付けする．この場合、双方のろ
う付けに用いるろう材、例えばはんだは融点が異なる必
要があり、作業が複雑になる．また、上述のように高絶
縁性，良熱伝導性の双方を有するセラミンクは高価であ
り、その上メタライズ加工をしなければならないのでコ
スト高になる問題がある． 本発明の目的は、上述の問題を解決し、放熱板を兼ねる
金属底板上に電気的には絶縁されるが熱伝導可能なよう
に半導体素体が支持され、かつコストの低い半導体装置
を提供することにある．〔謀題を解決するための手段〕 上記の目的を達威するために、本発明の半導体装置は、
容器の金属底板上に少なくとも絶縁性膜，応力緩和金属
膜を介して良ろう付性被膜が積層され、この良ろう付性
被膜上に半導体素体がろう付けされたものとする． 〔作用〕 放熱板を兼ねる容器底坂上に積層される各膜が、半導体
素体と底板との間の電気絶縁，応力緩和ならびに半導体
素体のろう付可能面の形或の各機能を全体として良熱伝
導性を保持した状態で形威する．各膜の材料は独立して
選択できるので選択の範囲が広い． 〔実施例〕 第１図，第２図は本発明の一実施例を示す．この半導体
装置は、トランジスタチップ１１を容器内に収容したも
のである．容器はＣｕあるいはＭからなる底板１を有し
、底Ｆｉｌ上にはＳｉＯ，Ｓｉ（ｈ．ｓｉＪ４，アモル
ファスＳｉあるいは多結晶シリコン等の中から選ばれる
絶縁膜２を化学あるいは物理気相戒長法．スバンタ法等
により被覆する．例えばチソプ１ｌと底板１の間に４ｋ
Ｖの絶縁耐量が必要なときには５Ｉｔｍの厚さのＳｉＪ
ａ膜を設ける．絶縁性から考えれば厚い方が望ましいが
、熱伝導性の点からは薄い方が望ましい．この絶！！膜
２の上に絶縁膜と上層膜との接着のため、双方に密着性
の良いバインダ膜３をスパンタ法あるいは蒸着法などに
より積層する。バインダ膜３はＣｒ，Ｔｉ などの薄膜
からなる．この上に、半導体チフブ１１と底板１との熱
膨張係数の差に基づく熱応力あるいは機械的応力の緩和
のための応力緩和膜を設ける。この場合の応力緩和膜は
、Ｃ ｕ ＋ Ｐ ｄ ＋ Ａ ｕ等の比較的柔らかい
材料からなる応力吸収膜４をスパッタ法，蒸着法，めっ
き法あるいはコーティング法等により形成し、その上に
半導体と熱膨張係数の近いＭｏ， Ｗ等からなる低熱膨
張係数膜５を化学あるいは物理的気相成長法．スパンタ
法，蒸着法などにより積層したものである．最後に、は
んだ付け可能な良ろう付性被膜６を蒸着法，スバンタ法
あるいはめっき法等によるＮｉ等の薄膜により被覆する
．これらの多層膜２．３，４，５．６の全体の厚さは１
０ｆＩａ程度であり、絶縁膜２による絶縁性と共に良熱
伝導性を有する．なお、これらの絶＆！［２を除く他の
膜３．４．５．６は底坂上に全面被着後、選択エッチン
グによりチップ支持部，チップの各電極接続部の各Ｎ域
をパタニングする。トランジスタチップ１１はチップ支
持部の良ろう付性被膜６上にはんだ等のろう７によりろ
う付けする。良ろう付性被膜６にＮｉを用いればはんだ
付けの場合のＳｎの下層への拡散を防止する効果がある
．トランジスタチソブ１１の工果フタｉｉｔｉｌ２は、
工ξソタ接続部１３の良ろう付性被膜６とＡｊ線２１の
ボンディングで接続し、エミッタ接続部１３にはエミッ
タ引出しりー１１４をろう付けする．チップ１１のベー
ス電極１５１は、ベース接続部１５の良ろう付性被膜と
Ｍ線２１のボンディングで接続し、ベース接続部にはベ
ース引出しり一ド１６をろう付けする．チップ１１の下
面のコレクタ電極は多１１１１９最上層の良ろう付性被
ＩＰ１６とろう付けされているが、多層膜のバインダｌ
Ｉ！３および応力吸収膜４をｍ縁膜２の上で延長し、コ
レクタ接続部ｌ７との間のコレクタ取出しリード２２を
形威する．コレクタ接続部１７にはコレクタ引出しリー
ド１８をろう付けする．第１図に概念的に図示したよう
に、容器底板１の縁部には容器上部８を接着する．〔発
明の効果〕 本発明によれば、半導体素体と放熱板を兼ねる容器金属
底板の間に半導体素体と底板間の絶縁、半導体素体と底
抜との熱膨張係数の差による熱応力および外部応力の吸
収、半導体素体のろう付可能面の形成の各ａ能を個々に
有する膜を積層することにより、良熱伝導性を保証する
薄い中間層として形成することができ、材料選択の自由
度が大となり、材料費，工数の節減が可能となって低コ
ストの半導体装置が得られた．
ら引き出す場合も、半導体素体を支持する底板は放熱体
を兼ねる必要があるため、金属により形成する必要があ
る．この底仮と半導体素体とは電気的に絶縁されねばな
らないので、半導体素体と底板の間に絶縁板が挿入され
る．この絶縁板は半導体素体からの放熱のために高絶縁
性であると共に良熱伝導性を有することが要求される．
そのような材料として酸化ベリリウムなどの良熱伝導性
セラミックが用いられる．さらにこのセラミック板は、
半導体素体および底仮とのろう付けのため、両面に熱圧
着で銅などがメタライズされる． 〔発明が解決しようとする課題〕 上記のような従来の半導体装置を製造・するには、先ず
セラミック板のメタライズ面に半導体素体をろう付けし
、次にこれを底仮にろう付けする．この場合、双方のろ
う付けに用いるろう材、例えばはんだは融点が異なる必
要があり、作業が複雑になる．また、上述のように高絶
縁性，良熱伝導性の双方を有するセラミンクは高価であ
り、その上メタライズ加工をしなければならないのでコ
スト高になる問題がある． 本発明の目的は、上述の問題を解決し、放熱板を兼ねる
金属底板上に電気的には絶縁されるが熱伝導可能なよう
に半導体素体が支持され、かつコストの低い半導体装置
を提供することにある．〔謀題を解決するための手段〕 上記の目的を達威するために、本発明の半導体装置は、
容器の金属底板上に少なくとも絶縁性膜，応力緩和金属
膜を介して良ろう付性被膜が積層され、この良ろう付性
被膜上に半導体素体がろう付けされたものとする． 〔作用〕 放熱板を兼ねる容器底坂上に積層される各膜が、半導体
素体と底板との間の電気絶縁，応力緩和ならびに半導体
素体のろう付可能面の形或の各機能を全体として良熱伝
導性を保持した状態で形威する．各膜の材料は独立して
選択できるので選択の範囲が広い． 〔実施例〕 第１図，第２図は本発明の一実施例を示す．この半導体
装置は、トランジスタチップ１１を容器内に収容したも
のである．容器はＣｕあるいはＭからなる底板１を有し
、底Ｆｉｌ上にはＳｉＯ，Ｓｉ（ｈ．ｓｉＪ４，アモル
ファスＳｉあるいは多結晶シリコン等の中から選ばれる
絶縁膜２を化学あるいは物理気相戒長法．スバンタ法等
により被覆する．例えばチソプ１ｌと底板１の間に４ｋ
Ｖの絶縁耐量が必要なときには５Ｉｔｍの厚さのＳｉＪ
ａ膜を設ける．絶縁性から考えれば厚い方が望ましいが
、熱伝導性の点からは薄い方が望ましい．この絶！！膜
２の上に絶縁膜と上層膜との接着のため、双方に密着性
の良いバインダ膜３をスパンタ法あるいは蒸着法などに
より積層する。バインダ膜３はＣｒ，Ｔｉ などの薄膜
からなる．この上に、半導体チフブ１１と底板１との熱
膨張係数の差に基づく熱応力あるいは機械的応力の緩和
のための応力緩和膜を設ける。この場合の応力緩和膜は
、Ｃ ｕ ＋ Ｐ ｄ ＋ Ａ ｕ等の比較的柔らかい
材料からなる応力吸収膜４をスパッタ法，蒸着法，めっ
き法あるいはコーティング法等により形成し、その上に
半導体と熱膨張係数の近いＭｏ， Ｗ等からなる低熱膨
張係数膜５を化学あるいは物理的気相成長法．スパンタ
法，蒸着法などにより積層したものである．最後に、は
んだ付け可能な良ろう付性被膜６を蒸着法，スバンタ法
あるいはめっき法等によるＮｉ等の薄膜により被覆する
．これらの多層膜２．３，４，５．６の全体の厚さは１
０ｆＩａ程度であり、絶縁膜２による絶縁性と共に良熱
伝導性を有する．なお、これらの絶＆！［２を除く他の
膜３．４．５．６は底坂上に全面被着後、選択エッチン
グによりチップ支持部，チップの各電極接続部の各Ｎ域
をパタニングする。トランジスタチップ１１はチップ支
持部の良ろう付性被膜６上にはんだ等のろう７によりろ
う付けする。良ろう付性被膜６にＮｉを用いればはんだ
付けの場合のＳｎの下層への拡散を防止する効果がある
．トランジスタチソブ１１の工果フタｉｉｔｉｌ２は、
工ξソタ接続部１３の良ろう付性被膜６とＡｊ線２１の
ボンディングで接続し、エミッタ接続部１３にはエミッ
タ引出しりー１１４をろう付けする．チップ１１のベー
ス電極１５１は、ベース接続部１５の良ろう付性被膜と
Ｍ線２１のボンディングで接続し、ベース接続部にはベ
ース引出しり一ド１６をろう付けする．チップ１１の下
面のコレクタ電極は多１１１１９最上層の良ろう付性被
ＩＰ１６とろう付けされているが、多層膜のバインダｌ
Ｉ！３および応力吸収膜４をｍ縁膜２の上で延長し、コ
レクタ接続部ｌ７との間のコレクタ取出しリード２２を
形威する．コレクタ接続部１７にはコレクタ引出しリー
ド１８をろう付けする．第１図に概念的に図示したよう
に、容器底板１の縁部には容器上部８を接着する．〔発
明の効果〕 本発明によれば、半導体素体と放熱板を兼ねる容器金属
底板の間に半導体素体と底板間の絶縁、半導体素体と底
抜との熱膨張係数の差による熱応力および外部応力の吸
収、半導体素体のろう付可能面の形成の各ａ能を個々に
有する膜を積層することにより、良熱伝導性を保証する
薄い中間層として形成することができ、材料選択の自由
度が大となり、材料費，工数の節減が可能となって低コ
ストの半導体装置が得られた．
第１図．第２図は本発明の一実施例の半導体装置を示し
、第１図は断面図、第２図は平面図である．
、第１図は断面図、第２図は平面図である．
Claims (1)
- １）容器の金属底板上に少なくとも絶縁性膜、応力緩和
金属膜を介して良ろう付性被膜が積層され、その良ろう
付性被膜上に半導体素体がろう付けされたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162948A JP2604470B2 (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162948A JP2604470B2 (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0329348A true JPH0329348A (ja) | 1991-02-07 |
| JP2604470B2 JP2604470B2 (ja) | 1997-04-30 |
Family
ID=15764309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1162948A Expired - Fee Related JP2604470B2 (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2604470B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455453A (en) * | 1991-07-01 | 1995-10-03 | Sumitomo Electric Industries, Ltd. | Plastic package type semiconductor device having a rolled metal substrate |
| CN117119696A (zh) * | 2023-08-22 | 2023-11-24 | 南通威斯派尔半导体技术有限公司 | 一种适用于氮化硅陶瓷覆铜基板的制作工艺 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57159033A (en) * | 1981-03-27 | 1982-10-01 | Hitachi Ltd | Semiconductor device and manufacture thereof |
-
1989
- 1989-06-26 JP JP1162948A patent/JP2604470B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57159033A (en) * | 1981-03-27 | 1982-10-01 | Hitachi Ltd | Semiconductor device and manufacture thereof |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455453A (en) * | 1991-07-01 | 1995-10-03 | Sumitomo Electric Industries, Ltd. | Plastic package type semiconductor device having a rolled metal substrate |
| US5643834A (en) * | 1991-07-01 | 1997-07-01 | Sumitomo Electric Industries, Ltd. | Process for manufacturing a semiconductor substrate comprising laminated copper, silicon oxide and silicon nitride layers |
| CN117119696A (zh) * | 2023-08-22 | 2023-11-24 | 南通威斯派尔半导体技术有限公司 | 一种适用于氮化硅陶瓷覆铜基板的制作工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2604470B2 (ja) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232545B1 (en) | Linear circuit designs for solar photovoltaic concentrator and thermophotovoltaic applications using cell and substrate materials with matched coefficients of thermal expansion | |
| US11972997B2 (en) | Semiconductor device | |
| US4611745A (en) | Method for preparing highly heat-conductive substrate and copper wiring sheet usable in the same | |
| JP7719270B2 (ja) | 電子機器モジュールおよび電子機器モジュールを製造するための方法 | |
| JPS6337496B2 (ja) | ||
| JPH0329348A (ja) | 半導体装置 | |
| JPS6050354B2 (ja) | 樹脂封止型半導体装置 | |
| JPS61121489A (ja) | 基板製造用Ｃｕ配線シ−ト | |
| JPH07162157A (ja) | 多層基板 | |
| JP2011526422A (ja) | 高温で使用するためのプレーナ型電力電子構成素子およびその製造方法 | |
| EP4601000B1 (en) | Power semiconductor module arrangement and method for producing the same | |
| JP3808357B2 (ja) | 配線基板 | |
| JP3036291B2 (ja) | 半導体装置の実装構造 | |
| JP3810335B2 (ja) | 配線基板 | |
| JP4123717B2 (ja) | チップ型半導体素子の製造方法 | |
| JP3881542B2 (ja) | 配線基板 | |
| JPS6370545A (ja) | 半導体パツケ−ジ | |
| JPH07211851A (ja) | リードフレーム | |
| JPS5943740Y2 (ja) | 半導体装置 | |
| JP3847220B2 (ja) | 配線基板 | |
| JPH03238865A (ja) | 半導体素子 | |
| JP3850338B2 (ja) | 配線基板 | |
| JP3722737B2 (ja) | 配線基板 | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
| JPS59184551A (ja) | 絶縁型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |