JPH0329478A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPH0329478A JPH0329478A JP1164226A JP16422689A JPH0329478A JP H0329478 A JPH0329478 A JP H0329478A JP 1164226 A JP1164226 A JP 1164226A JP 16422689 A JP16422689 A JP 16422689A JP H0329478 A JPH0329478 A JP H0329478A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- resistors
- voltage
- converter
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003623 enhancer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Analogue/Digital Conversion (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はテレビジョンの色差信号等をクランプした後に
Ａ／Ｄ変換する回路に関する。
Ａ／Ｄ変換する回路に関する。
従来、色差信号等をクランプした後にＡ／Ｄ変換する回
路は第３図のような構成になっていた。
路は第３図のような構成になっていた。
すなわち並列形Ａ／Ｄ変換器を構或する２°（ｎはビッ
ト数）ケの抵抗ストリングス４、２ｎ−１ヶのコンパレ
ータ群５、エンフーダ６、ラッチ７、およびアウトプッ
ト回路８と、かかる並列形Ａ／Ｄ変換器に入力を印加す
るためのコンデンサ１、かかるコンデンサの一端をスイ
ッチ２を介して強制的に所定の電圧にクランプするため
のオペアンプ３からなっている。
ト数）ケの抵抗ストリングス４、２ｎ−１ヶのコンパレ
ータ群５、エンフーダ６、ラッチ７、およびアウトプッ
ト回路８と、かかる並列形Ａ／Ｄ変換器に入力を印加す
るためのコンデンサ１、かかるコンデンサの一端をスイ
ッチ２を介して強制的に所定の電圧にクランプするため
のオペアンプ３からなっている。
テレビジョンの色差信号を上記回路でクランプしてＡ／
Ｄ変換する場合、同期信号部分をＡ／Ｄ変換器の中央値
（６ビットの場合１０００００（２進））にクランプす
る必要があり、このためにＡ／Ｄ変換器の抵抗ストｖン
グス４の中央の電位をオベ７ンプ３に与えるのが最適で
ある（ただし従来市販のＡ／Ｄ変換器では抵抗ストリン
グス４の中央の電位が出力されておらず別途外付で構成
している例が多い）。
Ｄ変換する場合、同期信号部分をＡ／Ｄ変換器の中央値
（６ビットの場合１０００００（２進））にクランプす
る必要があり、このためにＡ／Ｄ変換器の抵抗ストｖン
グス４の中央の電位をオベ７ンプ３に与えるのが最適で
ある（ただし従来市販のＡ／Ｄ変換器では抵抗ストリン
グス４の中央の電位が出力されておらず別途外付で構成
している例が多い）。
前述した従来のクランプ回路とＡ／Ｄ変換回路では、ア
ナログ基準電圧の最高電位（以下ＶＲＴと略す）または
、最低電位（以下ＶＲＢと略す）でクランプする時はデ
ィジタル出力が固定されるので問題はないが、それ以外
の電位、例えば中間値ＶＲＭの電位にクランプする時に
ホワイトバランスが若干くずれてうすい色がついてしま
うことがままあった。
ナログ基準電圧の最高電位（以下ＶＲＴと略す）または
、最低電位（以下ＶＲＢと略す）でクランプする時はデ
ィジタル出力が固定されるので問題はないが、それ以外
の電位、例えば中間値ＶＲＭの電位にクランプする時に
ホワイトバランスが若干くずれてうすい色がついてしま
うことがままあった。
本発明者は．その理由を以下のように分析した。
すなわち、第２図においてクランプされる電圧は、Ａ／
Ｄコンバータを６ｂｉｔとすれば中央の３２番目のコン
パレータの基準電圧とひとしく、したがって白すなわち
色差信号が０のときには３２番目のコンパレータの両端
はほとんどひとしい電圧がかかることになる。よってわ
ずかなずれやノイズにより３２番目のコンパレータの出
力が反転することになる。Ａ／Ｄ変換器の出力としては
本来の１０００００（２進）のはか０１１１１１（２進
）も出てしまうことになる。これによりホワイトバラン
スが１ビット分ずれてしまう。
Ｄコンバータを６ｂｉｔとすれば中央の３２番目のコン
パレータの基準電圧とひとしく、したがって白すなわち
色差信号が０のときには３２番目のコンパレータの両端
はほとんどひとしい電圧がかかることになる。よってわ
ずかなずれやノイズにより３２番目のコンパレータの出
力が反転することになる。Ａ／Ｄ変換器の出力としては
本来の１０００００（２進）のはか０１１１１１（２進
）も出てしまうことになる。これによりホワイトバラン
スが１ビット分ずれてしまう。
本発明による変換器は、２ｎケ（ｎはビット数）の直列
抵抗からなる抵抗ストリングスと、かかる抵抗ストリン
グスの各々の接続点に一端が接続され、他端が共通入力
端子となっている２ｎ−１のコンパレータとを含む並列
形Ａ／Ｄ変換器と、かかるＡ／Ｄ変換器に前置し、前記
共通入力端子に信号を入力するとともに、所定期間にお
いては所定の電圧にクランプするクランプ回路とを備え
、前記抵抗ストリングスの中央に位置し、中点のコード
を出力するコンパレータとその１ヶ上位のコンパレー夕
の間に接続される抵抗を同一形状運抵抗４ヶの直並列接
続で構或するとともに、かかる４ヶの抵抗の中点電位を
前記クランプ回路のクランプ電圧として与えたことを特
徴とする。
抵抗からなる抵抗ストリングスと、かかる抵抗ストリン
グスの各々の接続点に一端が接続され、他端が共通入力
端子となっている２ｎ−１のコンパレータとを含む並列
形Ａ／Ｄ変換器と、かかるＡ／Ｄ変換器に前置し、前記
共通入力端子に信号を入力するとともに、所定期間にお
いては所定の電圧にクランプするクランプ回路とを備え
、前記抵抗ストリングスの中央に位置し、中点のコード
を出力するコンパレータとその１ヶ上位のコンパレー夕
の間に接続される抵抗を同一形状運抵抗４ヶの直並列接
続で構或するとともに、かかる４ヶの抵抗の中点電位を
前記クランプ回路のクランプ電圧として与えたことを特
徴とする。
したがって本発明ではクランプ時のディジタルコードが
確定されレベルのずれが無く、またそのために特別な回
路，特別な素子を不要にすることができる。
確定されレベルのずれが無く、またそのために特別な回
路，特別な素子を不要にすることができる。
以下、本発明を図面により詳述する。
本発明の第１の実施例を第１図に示し、第３図と同じも
のには同じ番号を付し説明を省略する。
のには同じ番号を付し説明を省略する。
本実施例では第３図に対して抵抗１０〜１２の接続に特
徴がある。コンパレータ３２と３３の間のは抵抗１０−
１２の直並列からなり、合或抵抗は他と同じＲとなる。
徴がある。コンパレータ３２と３３の間のは抵抗１０−
１２の直並列からなり、合或抵抗は他と同じＲとなる。
一方クランプの基準は従来より１７２ビット分高い電圧
を印加している。このようにすることにより、クランプ
されたアナログ電圧及び白信号時のアナログ電圧はコン
パレータ３２の基準電圧よりつねに１７２ビット分高い
ため確実にコンパレータ３２はオンになっている。
を印加している。このようにすることにより、クランプ
されたアナログ電圧及び白信号時のアナログ電圧はコン
パレータ３２の基準電圧よりつねに１７２ビット分高い
ため確実にコンパレータ３２はオンになっている。
またわずかなずれやノイズが加わったとしてもｌ／２ビ
ット以内ならば、コンパレータ３２の出力は反転せず安
定している。もちろんコンバレータ３３が反転すること
もなく、常に１０００００（２進）というディジタル出
力を得ることができる。これはディジタル的に中点であ
るから真の“白”を出力できる。
ット以内ならば、コンパレータ３２の出力は反転せず安
定している。もちろんコンバレータ３３が反転すること
もなく、常に１０００００（２進）というディジタル出
力を得ることができる。これはディジタル的に中点であ
るから真の“白”を出力できる。
また本発明で用いる抵抗９〜１２はすべて他の基準抵抗
と同じ値であるので、Ａ／Ｄ変換器の相対精度を劣化さ
せることはない。
と同じ値であるので、Ａ／Ｄ変換器の相対精度を劣化さ
せることはない。
第２図は本発明の他の実施例を示す回路図である．入力
されたアナログ信号が増幅器１３を介してＡ／Ｄ変換器
に与えられるタイプである。この場合、増幅器ｌ３の出
力がタラップ時に基準電圧とひとしくなるようにクラン
プ回路を動作させることにより、増幅器１３のバラツキ
を補償することが可能である。クランプ時の基準電圧の
与え方は第１図と同様である。
されたアナログ信号が増幅器１３を介してＡ／Ｄ変換器
に与えられるタイプである。この場合、増幅器ｌ３の出
力がタラップ時に基準電圧とひとしくなるようにクラン
プ回路を動作させることにより、増幅器１３のバラツキ
を補償することが可能である。クランプ時の基準電圧の
与え方は第１図と同様である。
また本発明は並列形Ａ／Ｄ変換器のみならず、並列形Ａ
／Ｄ変換器を含む直並列形Ａ／Ｄ変換器に対しても応用
できる。
／Ｄ変換器を含む直並列形Ａ／Ｄ変換器に対しても応用
できる。
本発明によれば、抵抗３本の増加で、ホワイトバランス
がくずれないクランプ回路を前置するＡ／Ｄ変換器を実
現できるという効果がある。
がくずれないクランプ回路を前置するＡ／Ｄ変換器を実
現できるという効果がある。
第１図及び第２図は共々本発明の実施例を示すブロック
図、第３図は従来例のブロック図である。 ｌ・・・・・・コンデンサ、２・・・・・・スイッチ回
路、３・・・・・・クランプ用オペアンプ、４・・・・
・・抵抗ストリングス、５・・・・・・コンパレータ群
、６・・・・・・エンコーダ、７・・・・・・ラッチ、
８・・・・・・出力回路、９〜１２・・・・・・抵抗、
１３・・・・・・増幅器。
図、第３図は従来例のブロック図である。 ｌ・・・・・・コンデンサ、２・・・・・・スイッチ回
路、３・・・・・・クランプ用オペアンプ、４・・・・
・・抵抗ストリングス、５・・・・・・コンパレータ群
、６・・・・・・エンコーダ、７・・・・・・ラッチ、
８・・・・・・出力回路、９〜１２・・・・・・抵抗、
１３・・・・・・増幅器。
Claims (1)
- ２＾ｎケ（ｎはビット数）の直列抵抗からなる抵抗スト
リングスと、かかる抵抗ストリングスの各々の接続点に
一端が接続され、他端が共通入力端子となっている２＾
ｎ−１のコンパレータとを含む並列形Ａ／Ｄ変換器と、
かかるＡ／Ｄ変換器に前置し、前記共通入力端子に信号
を入力するとともに、所定期間においては所定の電圧に
クランプするクランプ回路とを備え、前記抵抗ストリン
グスの中央に位置し、中点のコードを出力するコンパレ
ータとその１ケ上位のコンパレータの間に接続される抵
抗を同一形状の抵抗４ケの直並列接続で構成するととも
に、かかる４ケの抵抗の中点電位を前記クランプ回路の
クランプ電圧として与えたことを、特徴とするＡ／Ｄ変
換器路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1164226A JPH0329478A (ja) | 1989-06-26 | 1989-06-26 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1164226A JPH0329478A (ja) | 1989-06-26 | 1989-06-26 | Ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0329478A true JPH0329478A (ja) | 1991-02-07 |
Family
ID=15789070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1164226A Pending JPH0329478A (ja) | 1989-06-26 | 1989-06-26 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0329478A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738436A (ja) * | 1993-06-22 | 1995-02-07 | Internatl Business Mach Corp <Ibm> | アナログ信号受信回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161916A (ja) * | 1983-03-07 | 1984-09-12 | Nec Corp | アナログ−デイジタル変換器 |
-
1989
- 1989-06-26 JP JP1164226A patent/JPH0329478A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161916A (ja) * | 1983-03-07 | 1984-09-12 | Nec Corp | アナログ−デイジタル変換器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738436A (ja) * | 1993-06-22 | 1995-02-07 | Internatl Business Mach Corp <Ibm> | アナログ信号受信回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06112827A (ja) | セミフラッシュ型ａ／ｄ変換器 | |
| JP2993399B2 (ja) | Ｄ／ａコンバータ回路 | |
| US6288662B1 (en) | A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values | |
| US6011503A (en) | Half-flash type analog-to-digital converter capable of converting data at high speed | |
| JP3782911B2 (ja) | Ａｄコンバータ回路 | |
| KR950003287B1 (ko) | 디지탈 투 아날로그 컨버터내의 양극성 영점에서 주요 비트 전송에러를 제거하는 회로 및 방법 | |
| JPH09167965A (ja) | 基準電圧発生回路 | |
| JP3143117B2 (ja) | 信号処理装置 | |
| JPH06268523A (ja) | Ｄ／ａ変換器 | |
| JPH05276036A (ja) | Ａ／ｄコンバータのオフセット補償回路 | |
| CN100566174C (zh) | 用于模拟/数字转换器的比较电路 | |
| US4866443A (en) | A/D converter having multiplication function | |
| JP3792363B2 (ja) | Ａ／ｄ変換器 | |
| JP2932973B2 (ja) | アナログディジタル変換回路 | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| KR950007402Y1 (ko) | A/d변환기의 분해능 향상 회로 | |
| JPH01174014A (ja) | アナログ・デジタル変換回路 | |
| JP3159289B2 (ja) | 並列型ａ／ｄ変換器 | |
| JPH03169171A (ja) | 撮像信号処理装置 | |
| KR900001070B1 (ko) | 전파형 아날로그-디지탈 변환기 | |
| JPH0622331B2 (ja) | Ｄ―ａコンバータ | |
| US6369742B1 (en) | Selective over-ranging in folding and averaging integrated circuits | |
| JP2002330070A (ja) | フラッシュ型アナログデジタル変換器のひずみ補償法 | |
| JP3219215B2 (ja) | 比較回路 | |
| JP3112349B2 (ja) | アナログ−デジタルコンバータ |