JPH03296219A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03296219A JPH03296219A JP9905490A JP9905490A JPH03296219A JP H03296219 A JPH03296219 A JP H03296219A JP 9905490 A JP9905490 A JP 9905490A JP 9905490 A JP9905490 A JP 9905490A JP H03296219 A JPH03296219 A JP H03296219A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- aluminum
- tungsten
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置に関し、特に、多層配線を有する
半導体装置に関する。
半導体装置に関する。
従来の技術
従来の多層配線は、第４図に示すように、半導体基板１
１上に形成された絶縁膜１２と、第１の配線層例えば第
１のアルミ配線層１４と、層間絶縁膜１５と、第２のア
ルミ配線層１８とを有する配線構造においては、第１の
アルミ配線層１４と第２のアルミ配線層１８との接続部
となる層間絶縁膜１５の開孔領域に選択的にタングステ
ン膜１６を埋設してアルミ配線間の接続を行っている。
１上に形成された絶縁膜１２と、第１の配線層例えば第
１のアルミ配線層１４と、層間絶縁膜１５と、第２のア
ルミ配線層１８とを有する配線構造においては、第１の
アルミ配線層１４と第２のアルミ配線層１８との接続部
となる層間絶縁膜１５の開孔領域に選択的にタングステ
ン膜１６を埋設してアルミ配線間の接続を行っている。
この選択タングステン膜１６を用いるのは層間絶縁膜開
孔の微細化に伴って開孔段差の増大、アスペクト比の増
大による上層アルミ配線の開孔での段切れあるいは抵抗
値の増大を防止するためである。
孔の微細化に伴って開孔段差の増大、アスペクト比の増
大による上層アルミ配線の開孔での段切れあるいは抵抗
値の増大を防止するためである。
発明が解決しようとする課題
しかしながら、この従来の多層配線の構造では、高電流
が第１、第２アルミ配線１４．１８を接続部のタングス
テン膜１６を通して流れることにより、マイグレーショ
ン現象が生じる。この第１、第２アルミ配線間を異種金
属のタングステン膜１６で接続する構造ではマイグレー
ションの生じやすいアルミ原子と生じ難いタングステン
原子との接続部において第５図のようにアルミ配線部に
のみマイグレーション現象が発生してアルミ移動領域１
９が生じ、第２のアルミ配線層１８とタングステン膜１
６との断線が生じるという課題があった。
が第１、第２アルミ配線１４．１８を接続部のタングス
テン膜１６を通して流れることにより、マイグレーショ
ン現象が生じる。この第１、第２アルミ配線間を異種金
属のタングステン膜１６で接続する構造ではマイグレー
ションの生じやすいアルミ原子と生じ難いタングステン
原子との接続部において第５図のようにアルミ配線部に
のみマイグレーション現象が発生してアルミ移動領域１
９が生じ、第２のアルミ配線層１８とタングステン膜１
６との断線が生じるという課題があった。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記課題
を解決することを可能とした新規な半導体装置を提供す
ることにある。
従って本発明の目的は、従来の技術に内在する上記課題
を解決することを可能とした新規な半導体装置を提供す
ることにある。
課題を解決するための手段
上記目的を達成する為に、本発明に係る半導体装置は、
第１の配線層と、層間絶縁膜を介して形成された第２の
配線層と、第１の配線層と第２の配線層を接続するタン
グステン膜とを有する半導体装置において、前記第１お
よび第２の配線層がアルミニウム膜と少なくともタング
ステンを含有する金属層との積層構造をそれぞれ有し、
タングステンを含有する金属層と前記タングステン膜と
が接続されている構造を備えて構成される。
第１の配線層と、層間絶縁膜を介して形成された第２の
配線層と、第１の配線層と第２の配線層を接続するタン
グステン膜とを有する半導体装置において、前記第１お
よび第２の配線層がアルミニウム膜と少なくともタング
ステンを含有する金属層との積層構造をそれぞれ有し、
タングステンを含有する金属層と前記タングステン膜と
が接続されている構造を備えて構成される。
実施例
次に本発明をその好ましい各実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明による第１の実施例を示す断面図である
。
。
第１図を参照するに、本発明に係る半導体装置の第１の
実施例は、シリコン半導体基板１上に形成された絶縁膜
２上に約０．１μｍ厚のタングステン膜と、約１μｍ厚
の第１のアルミ配線層４と、第１のアルミ配線層４上に
約０．５μｍ厚に堆積され、選択的に開孔を有する層間
絶縁膜５と、開孔部と開孔部下の第１のアルミ配線除去
領域とを金属膜３に接続するように埋設されたタングス
テン膜６と、約０．１μｍ厚のタングステン膜７と、約
１μｍ厚の第２のアルミ配線層８とにより構成されてい
る。
実施例は、シリコン半導体基板１上に形成された絶縁膜
２上に約０．１μｍ厚のタングステン膜と、約１μｍ厚
の第１のアルミ配線層４と、第１のアルミ配線層４上に
約０．５μｍ厚に堆積され、選択的に開孔を有する層間
絶縁膜５と、開孔部と開孔部下の第１のアルミ配線除去
領域とを金属膜３に接続するように埋設されたタングス
テン膜６と、約０．１μｍ厚のタングステン膜７と、約
１μｍ厚の第２のアルミ配線層８とにより構成されてい
る。
本箱１の実施例の工程順断面を第３図（ａ）、（ｂ）に
示し説明を加える。第３図（ａ＞はシリコン半導体基板
１上に形成された絶縁膜２上にスパッタリング法により
タングステン膜３を堆積し、さらに約１μｍ厚の第１の
アルミ配線層４をスパッタリング法で堆積し、写真蝕刻
法によりタングステン膜３および第１のアルミ配線層４
を同時にパタニングする。次に配線層間膜５を形成する
。ここでは配線層間膜５は、例えばプラズマＣＶＤ法に
よりプラズマ窒化膜を約２０００人厚、有機塗布膜を約
１０００人厚、プラズマＣＶＤ法によるプラズマ窒化膜
を約２０００人順次堆積して形成されているものとする
。次に写真蝕刻法により層間絶縁膜５を選択的に除去し
第１のアルミ配線層４を露出させ、さらに異方性蝕刻を
露出した第１のアルミ配線層４に施してタングステン膜
３を露出させる。次に第３図（ｂ）に示すように開孔部
に選択ＣＶＤ法によりタングステン膜６を埋設する。次
に第１図に示すようにタングステン膜７および第２のア
ルミ配線層８を順次スパッタリンク法により堆積し、写
真蝕刻法によりパターニングして形成する。
示し説明を加える。第３図（ａ＞はシリコン半導体基板
１上に形成された絶縁膜２上にスパッタリング法により
タングステン膜３を堆積し、さらに約１μｍ厚の第１の
アルミ配線層４をスパッタリング法で堆積し、写真蝕刻
法によりタングステン膜３および第１のアルミ配線層４
を同時にパタニングする。次に配線層間膜５を形成する
。ここでは配線層間膜５は、例えばプラズマＣＶＤ法に
よりプラズマ窒化膜を約２０００人厚、有機塗布膜を約
１０００人厚、プラズマＣＶＤ法によるプラズマ窒化膜
を約２０００人順次堆積して形成されているものとする
。次に写真蝕刻法により層間絶縁膜５を選択的に除去し
第１のアルミ配線層４を露出させ、さらに異方性蝕刻を
露出した第１のアルミ配線層４に施してタングステン膜
３を露出させる。次に第３図（ｂ）に示すように開孔部
に選択ＣＶＤ法によりタングステン膜６を埋設する。次
に第１図に示すようにタングステン膜７および第２のア
ルミ配線層８を順次スパッタリンク法により堆積し、写
真蝕刻法によりパターニングして形成する。
タングステン膜３．７の代わりにチタンタングステン膜
を使用することができる。
を使用することができる。
タングステンまたはチタンタングステン膜３と第１のア
ルミ配線層４とにより第１の配線層が形成され、タング
ステンまたはチタンタングステン膜７と第２のアルミ配
線層とにより第２の配線層が形成されている。
ルミ配線層４とにより第１の配線層が形成され、タング
ステンまたはチタンタングステン膜７と第２のアルミ配
線層とにより第２の配線層が形成されている。
本発明による第２の実施例の断面を第２図に示す。
第２図を参照するに、半導体基板１上に形成された絶縁
膜２上にスパッタリング法により約ＩＩＩｍ厚の第１の
アルミ配線層４および約１０００人厚のチタンタングス
テンまたはタングステン膜３が形成され、第１の実施例
と同様に層間絶縁膜５が形成され、開孔部に選択ＣＶＤ
法により形成されたタングステン膜６が埋設され、約１
０００人厚のチタンタングステンまたはタングステン膜
７および約１μｍ厚のアルミ配線層８が選択的に形成さ
れている。
膜２上にスパッタリング法により約ＩＩＩｍ厚の第１の
アルミ配線層４および約１０００人厚のチタンタングス
テンまたはタングステン膜３が形成され、第１の実施例
と同様に層間絶縁膜５が形成され、開孔部に選択ＣＶＤ
法により形成されたタングステン膜６が埋設され、約１
０００人厚のチタンタングステンまたはタングステン膜
７および約１μｍ厚のアルミ配線層８が選択的に形成さ
れている。
第２の実施例では第１の実施例と異なり下層のつ
第１のアルミ配線を除去しチタンタングステンまたはタ
ングステン膜３を露出させる工程が不要であり、工程的
に簡略である。さらに開孔を埋設するタングステン膜６
の膜厚か薄くてきるために開孔部の抵抗値低減にも有効
である。
ングステン膜３を露出させる工程が不要であり、工程的
に簡略である。さらに開孔を埋設するタングステン膜６
の膜厚か薄くてきるために開孔部の抵抗値低減にも有効
である。
発明の詳細
な説明したように、本発明によれば、配線層をアルミニ
ウムとタングステンを含む金属層により形成し上層及び
下層の接続に用いるタングステン膜を各配線の金属層に
接続することにより第５図で示すタングステン膜とアル
ミ配線層間でのアルミニウムのマイグレーションによる
断線といった前記課題は生じないという効果が得られる
。
ウムとタングステンを含む金属層により形成し上層及び
下層の接続に用いるタングステン膜を各配線の金属層に
接続することにより第５図で示すタングステン膜とアル
ミ配線層間でのアルミニウムのマイグレーションによる
断線といった前記課題は生じないという効果が得られる
。
第１図は本発明による第１の実施例を示す断面図、第２
図は本発明による第２の実施例を示す断面図、第３図（
ａ）〜（ｂ）は本発明による第１の実施例の工程順を示
す断面図、第４図は従来例の断面図、第５図は従来のア
ルミマイクレージョンの説明図である。
図は本発明による第２の実施例を示す断面図、第３図（
ａ）〜（ｂ）は本発明による第１の実施例の工程順を示
す断面図、第４図は従来例の断面図、第５図は従来のア
ルミマイクレージョンの説明図である。
Claims (2)
- （１）、半導体基板上に形成された第１の配線層と、層
間絶縁膜を介して形成された第２の配線層とを有し、前
記第１の配線層と該第２の配線層とが第１の金属層で接
続されている半導体装置において、前記第１および第２
の配線層が少なくとも２種類の金属の積層構造を有し、
前記２種類の金属の少なくとも１種類が前記第１の金属
層を構成する原子を含有する第２の金属層を有し、前記
第１および第２の配線層を構成する前記第２の金属層が
互いに前記第１の金属層で接続されていることを特徴と
する半導体装置。 - （２）、前記第１の金属層がタングステン層であり、前
記第２の金属層がチタンタングステンあるいはタングス
テン層であり前記第１、第２の配線層がアルミニウムと
前記第２の金属層の２層構造であることを更に特徴とす
る請求項（１）に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9905490A JPH03296219A (ja) | 1990-04-13 | 1990-04-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9905490A JPH03296219A (ja) | 1990-04-13 | 1990-04-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03296219A true JPH03296219A (ja) | 1991-12-26 |
Family
ID=14236921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9905490A Pending JPH03296219A (ja) | 1990-04-13 | 1990-04-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03296219A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793113A (en) * | 1995-01-25 | 1998-08-11 | Nec Corporation | Multilevel interconnection structure for semiconductor devices |
-
1990
- 1990-04-13 JP JP9905490A patent/JPH03296219A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793113A (en) * | 1995-01-25 | 1998-08-11 | Nec Corporation | Multilevel interconnection structure for semiconductor devices |
| US5930667A (en) * | 1995-01-25 | 1999-07-27 | Nec Corporation | Method for fabricating multilevel interconnection structure for semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0124644B1 (ko) | 반도체소자의 다층금속배선의 형성방법 | |
| JPH02137230A (ja) | 集積回路装置 | |
| JPH0212859A (ja) | 多層配線の形成方法 | |
| JPH03296219A (ja) | 半導体装置 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPH01255249A (ja) | 半導体集積回路装置 | |
| JPH07183377A (ja) | 半導体装置 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| JPH0338832A (ja) | 半導体装置の配線構造 | |
| JPH02183536A (ja) | 半導体装置 | |
| JP2893800B2 (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPS63257268A (ja) | 半導体集積回路 | |
| JPS60113444A (ja) | 多層配線構造 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0234929A (ja) | 半導体装置の製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPH04186730A (ja) | 半導体装置の製造方法 | |
| JPH06163705A (ja) | 導電膜積層配線構造を有する半導体装置 | |
| JPH0574956A (ja) | 半導体素子の電極構造 | |
| JPS6049651A (ja) | 半導体集積回路装置 |