JPH0330041A - 自己診断機能付メモリ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はメモリ回路に関する。

［従来の技術］ 第３図はメモリ回路のブロック図である。

このメモリ回路は、メモリ１と、メモリｌのアドレスを
指定するシフト機能付アドレスレジスタ２０と、メモリ
１の人カデータＳ７を保持するシフト機能付人力データ
レジスタ２１と、メモリ１の出力データを保持するシフ
ト機能付出力データレジスタ２２より構成されている。

図中Ｓ・■，Ｓ−Ｏはそれぞれシフト機能におけるシフ
ｈインデータ、シフトアウトデータを示す。Ｓ９はメモ
リ診断時のストローブ信号を示す。

メモリ診断時は、まずシフト機能を使って診断装置（図
示せず）よりアドレスレジスタ２０、入力データレジス
タ２１にテストデータをセットする．次に、シフト機能
を解除してストローブ信号Ｓ９を発行しメモリ１にテス
トデータを書込む。

次に、メモリ１を読出し、出力データレジスタ２２にセ
ットする。次に、出力データレジスタ２２の内容をシフ
ト機能を使って読出し、診断装置に送出する。診断装置
において入力データレジスタ２１にセットされたテスト
データと比較チェックする。後は前記動作をメモリ１の
全アドレス繰り返す。

［発明が解決しようとする課題］ 上述した従来のメモリ診断方法は、シフト動作にて診断
装置からテストデータを書込み、その読出しデータを診
断装置に送出し診断装置側にて比較チェックすることを
メモリの全アドレス繰り返すという動作が必要となる。

特に本診断プログラムは装置の立上げ時、自動走行する
診断プログラムの中に組み込まれており、装置の立上げ
時間の短縮を妨げる一要因となっている。

本発明の目的は、メモリの診断においてテストデータの
書込み、読出し、比較をシーケンシャルに自動的にハー
ドウエアで行うことにより、装置立上げ時間の短縮を図
り得る自己診断機能付メモリ回路を提供することである
。

［課題を解決するための千段］ 本発明の自己診断機能付メモリ回路は、メモリと、 メモリの診断アドレスを生成する、＋１カウンタ機能を
有する診断アドレスレジスタと、該診断アドレスレジス
タの診断アドレスまたは通常動作時のアドレスデータを
選択し、前記メモリに出力するアドレス選択回路と、 前記診断アドレスまたは通常動作時の入力データを選択
し、前記メモリに出力するメモリ入力データ選択回路と
、 前記診断アドレスまたは前記メモリの出力データを入力
データとして選択する選択機能付出力データレジスタと
、 出力データレジスタのデータとメモリの出力データを比
較する比較一致回路と、 前記メモリが診断中か否かを示す信号を出力し、診断中
のとき診断アドレスを選択するように前記アドレス選択
回路、メモリ入力データ選択回路、選択機能付出力デー
タレジスタを制御するタイミング回路と、 診断中のとき比較一致回路の出力を保持する保持回路と
を有している。

［作用］ 診断時、診断アドレスレジスタの診断アドレスのメモリ
への書込み、読出し、書込み診断アドレスとメモリの出
力データの比較が診断アドレス＝“０″からシーケンシ
ャルに自動的に行なわれる。

［実施例］ 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の自己診断機能付メモリ回路
の回路図、第２図はそのタイムチャートである。

本メモリ回路は、メモリ１と、メモリ１の全アドレスを
シーケンシャルに生成する＋１カウンタシを有するメモ
リ診断アドレスレジスタ２と、診断アドレスレジスタ２
のオーバフローにてメモリ１の診断が終了したことを示
すキャリーフラグ１５と、診断時のメモリアドレスと通
常動作時のメモリアドレスＳ１を選択するアドレス選択
回路１０と、診断時は診断アドレスレジスタ２のデータ
を、通常動作時は入力データＳ７を選択する入力データ
選択回路１ｌと、診断時はアドレスデータを、通常動作
時はメモリ１の出力データＳ４を保持する選択回路１３
を有する出力データレジスタ６と、出力データレジスタ
６の出力データＳ５とメモリ１の出力データＳ４を比較
チェックする比較一政回路８と、比較一致回路８が診断
中での比較結果のみを診断装置にメモリ異常信号Ｓ６と
して送出する比較タイミングゲート７，９と、電源立上
げ時イニシャライズ信号Ｓ２にて選択制御信号Ｓ３が活
性化されテストデータが選択され、診断終了時、診断終
了信号Ｓ１０にて選択制御信号Ｓ３が非活性化され通常
動作データが選択されるごとく動作する選択制御フラグ
４と、比較一致回路８の出力が有効であることを示すタ
イミング用フラグ５と、診断中は診断クロック （通常クロックの反転クロック）Ｓ８をメモリ１のスト
ローブ信号Ｓｌｌとし、通常動作時はメモリ書込み信号
Ｓ９をストローブ信号Ｓｌｌとして選択するストローブ
信号選択回路１２と、異常表示フラグ１６とから構成さ
れている。

次に、このように構成された本実施例の自己診断機能付
メモリ回路のテスト動作について第２図のタイムチャー
トに沿って説明する。

装置立上げ時、イニシャライズ信号Ｓ２が送出される。

本信号Ｓ２により選択制御フラグ４がクロックの立上が
りでリセットされ選択１１Ｊ御信号Ｓ３が活性化されメ
モリ診断の開始となる。まず、アドレスレジスタ２が″
０″にセットされる。次に、診断クロックＳ８の立上が
りでアドレスレジスタ２のデータが入力データＳ９とし
てメモリ１に格納される。同じタイミングで入力データ
Ｓ９は出力データレジスタ６にもセットされ、メモリ１
の出力データＳ４と出力データレジスタ６の出力データ
Ｓ５を比較一致回路８にてチェックし、その結果、不一
致であればクロツクの立上がりのタイミングで異常表示
フラグ１６にセットし、診断装置にメモリ異常信号Ｓ６
として送出すると同時にクロックを止める。メモリ１に
異常がなければアドレスレジスタ２はシーケンシャルに
カウントアップされ、最後にオール“１”からオール”
０”となりキャリーフラグ１５がセットされ、診断終了
信号ＳＩＯにより選択フラグ４がセットされ、全ての選
択回路１０〜１３は通常動作のデータを選択する。タイ
ミング用フラグ５はメモリ１の読出しデータの比較一致
が可能であることを示すフラグで、選択制御フラグ４の
出力Ｓ３を診断クロックＳ８にてサンプリングしたフラ
グである。比較タイミングゲート７は比較動作中を示す
タイミング信号である。

［発明の効果］ 以上説明したように本発明は、ハードウエアによる自己
診断機能をメモリ回路内に有することにより、診断装置
が介在することなくメモリ診断が可能となり、診断プロ
グラムの簡略化と立上げ時間の短縮化を図ることができ
るという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の自己診断機能付メモリ回路
の回路図、第２図は第１図の回路の動作の一例を示すタ
イムチャート、第３図は従来のメモリ回路のブロック図
である。 １・・・メモリ、２・・・診断アドレスレジスタ、３・
・・＋１カウンタ、４・・・選択制御フラグ、５・・・
タイミング用フラグ、 ６・・・出力データレジスタ、 ７．９−・・比較タイミングゲート、 ８・・・比較一致回路、１　０−・・アドレス選択回路
、１　１　−・・入カデータ選択回路、 １２・・・ストローブ信号選択回路、 １３・・・選択回路、１５・・・キャリーフラグ、１６
−・・異常表示フラグ、 Ｓｔ・・・通常動作時のメモリアドレス、Ｓ２・・・イ
ニシャライズ信号、 Ｓ３・・・選択制御信号、Ｓ４・・・メモリ出力データ
，Ｓ５・・・出力データ、Ｓ６−・・メモリ異常信号、
Ｓ７・・・正常動作時のメモリ人力データ、Ｓ８・・・
診断クロック、Ｓ９・・・メモリ書込み信号、ｓｉｏ・
・・診断終了信号、Ｓｌ１・・・ストローブ信号、２０
・・・シフト機能付アドレスレジスタ、２　１−・・シ
フト機能付人力データレジスタ、２２・・・シフト機能
付出力データレジスタ。

Claims (1)

1. 【特許請求の範囲】 １、メモリと、 メモリの診断アドレスを生成する、＋１カウンタ機能を
   有する診断アドレスレジスタと、該診断アドレスレジス
   タの診断アドレスまたは通常動作時のアドレスデータを
   選択し、前記メモリに出力するアドレス選択回路と、 前記診断アドレスまたは通常動作時の入力データを選択
   し、前記メモリに出力するメモリ入力データ選択回路と
   、 前記診断アドレスまたは前記メモリの出力データを入力
   データとして選択する選択機能付出力データレジスタと
   、 出力データレジスタのデータとメモリの出力データを比
   較する比較一致回路と、 前記メモリが診断中か否かを示す信号を出力し、診断中
   のとき診断アドレスを選択するように前記アドレス選択
   回路、メモリ入力データ選択回路、選択機能付出力デー
   タレジスタを制御するタイミング回路と、 診断中のとき比較一致回路の出力を保持する保持回路と
   を有する自己診断機能付メモリ回路。