JPH0330304B2 - - Google Patents
Info
- Publication number
- JPH0330304B2 JPH0330304B2 JP56184213A JP18421381A JPH0330304B2 JP H0330304 B2 JPH0330304 B2 JP H0330304B2 JP 56184213 A JP56184213 A JP 56184213A JP 18421381 A JP18421381 A JP 18421381A JP H0330304 B2 JPH0330304 B2 JP H0330304B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- integrated circuit
- circuit device
- main body
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
＜発明の技術分野＞
本発明は半導体集積回路装置本体の信号処理機
能の良否を簡易にテストし得るようにした集積回
路装置に関する。
能の良否を簡易にテストし得るようにした集積回
路装置に関する。
＜従来の技術とその問題点＞
近時、各種信号処理回路の集積回路化、つまり
IC化が進められている。この集積回路を製造し
たとき、その信号処理機能が正常に働くか否かを
テストすること言い換えれば、良品と不良品を区
別することは非常に重要であり、従来では専用の
テスト装置を用いて集積回路装置（素子）毎に
AC特性、DC特性、論理機能を調べてテストがな
されている。特に論理機能のテストでは、その動
作命令を与えるテストプログラムを用い、論理出
力を監視することによりその良否を判定すること
が行われている。
IC化が進められている。この集積回路を製造し
たとき、その信号処理機能が正常に働くか否かを
テストすること言い換えれば、良品と不良品を区
別することは非常に重要であり、従来では専用の
テスト装置を用いて集積回路装置（素子）毎に
AC特性、DC特性、論理機能を調べてテストがな
されている。特に論理機能のテストでは、その動
作命令を与えるテストプログラムを用い、論理出
力を監視することによりその良否を判定すること
が行われている。
然し、集積回路の高密度化に伴つて１つの集積
回路が有する論理機能が多様化し、この結果膨大
な命令の組合さを備えたテストプログラムが必要
となつてきている。これ故、１つの集積回路のテ
ストに要する時間が長くなり、テスト効率が低下
していた。またこのようなテストプログラムを用
いて動作命令を集積回路を与える為の結線構造が
煩雑化する上、各命令に対する実行処理結果を常
時監視することご必要なので、この点でも効率が
非常に悪かつた。
回路が有する論理機能が多様化し、この結果膨大
な命令の組合さを備えたテストプログラムが必要
となつてきている。これ故、１つの集積回路のテ
ストに要する時間が長くなり、テスト効率が低下
していた。またこのようなテストプログラムを用
いて動作命令を集積回路を与える為の結線構造が
煩雑化する上、各命令に対する実行処理結果を常
時監視することご必要なので、この点でも効率が
非常に悪かつた。
＜発明の目的＞
本発明はこのような事情を考慮してなされたも
ので、その目的とするところは、集積回路装置本
体の信号処理機能を簡易に且つ効率良くテストす
ることのできる集積回路装置を提供することにあ
る。
ので、その目的とするところは、集積回路装置本
体の信号処理機能を簡易に且つ効率良くテストす
ることのできる集積回路装置を提供することにあ
る。
＜発明の構成＞
本発明は集積回路装置本体に対するテストプロ
グラムを予め記憶してなるメモリと、テスト開始
指令信号を受けて作動を開始して信号端子から入
力される命令に代えて上記メモリに記憶されたテ
ストプログラムを集積回路装置本体に与えて実行
させ、この集積回路装置本体による前記テストプ
ログラムの実行完了時に所定の信号を出力するテ
スト制御回路とを−半導体基板上に同時集積し、
上記テスト開始指令信号の入力時点から前記テス
トプログラムの実行完了を示す所定の信号の出力
時点までの時間から前記集積回路装置本体の良否
の判定を行うように構成したことを特徴とするも
のである。
グラムを予め記憶してなるメモリと、テスト開始
指令信号を受けて作動を開始して信号端子から入
力される命令に代えて上記メモリに記憶されたテ
ストプログラムを集積回路装置本体に与えて実行
させ、この集積回路装置本体による前記テストプ
ログラムの実行完了時に所定の信号を出力するテ
スト制御回路とを−半導体基板上に同時集積し、
上記テスト開始指令信号の入力時点から前記テス
トプログラムの実行完了を示す所定の信号の出力
時点までの時間から前記集積回路装置本体の良否
の判定を行うように構成したことを特徴とするも
のである。
＜発明の効果＞
従つて本発明によれば、内臓されたテストプロ
グラムに従つて集積回路装置本体にテスト処理を
実行させ、その実行完了の信号を得ることだけに
より、容易に且つ正確に所定の信号処理機能の良
否を判定することが可能となる。つまり、テスト
の実行からその終了までの時間を観測するだけで
信号処理機能の良否を適切に判定できる。しかも
個々の集積回路装置毎に独立にテストを行い得る
ので、従来のようなテスト装置を接続する等の煩
らわしさがなく、また多数同時のテストを行い得
る。故にテスト効率の向上を期待することができ
る等の絶大なる効果を奏する。
グラムに従つて集積回路装置本体にテスト処理を
実行させ、その実行完了の信号を得ることだけに
より、容易に且つ正確に所定の信号処理機能の良
否を判定することが可能となる。つまり、テスト
の実行からその終了までの時間を観測するだけで
信号処理機能の良否を適切に判定できる。しかも
個々の集積回路装置毎に独立にテストを行い得る
ので、従来のようなテスト装置を接続する等の煩
らわしさがなく、また多数同時のテストを行い得
る。故にテスト効率の向上を期待することができ
る等の絶大なる効果を奏する。
＜発明の実施例＞
以下、図面を参照して本発明の一実施例につき
説明する。
説明する。
第１図は実施例装置の全体を示す概略構成図で
ある。集積回路装置１は、半導体基板上に命令レ
ジスタ１１やプログラムタウンタ１２等からな
り、外部命令を受けて所定の信号処理（論理処
理）を実行する集積回路装置本体、この装置本体
に対するテストプログラムを予め記憶してなる読
出し専用メモリ（ROM）１３、このテストプロ
グラムを用いて前記装置本体のテストを実行させ
るテスト制御回路１４、そして上記テストプログ
ラムと外部命令を選択的に切換えて前記命令レジ
スタ１１に与えるマルチプレクサ（MPX）１５
等を集積して構成される。集積回路装置本体は、
命令レジスタ１１に格納された命令プログラム
と、そのときのプログラムカウンタ１２にセツト
されたカウント値（ロケーシヨンの値）とに従つ
て所定の信号処理を実行するものである、そし
て、上記命令レジスタ１１に与えられる命令プロ
グラムは、常時はピン１６を介して与えられ、ま
たプログラムカウンタ１２にセツトされるデータ
はピン１７を介して入出力されるようになつてい
る。
ある。集積回路装置１は、半導体基板上に命令レ
ジスタ１１やプログラムタウンタ１２等からな
り、外部命令を受けて所定の信号処理（論理処
理）を実行する集積回路装置本体、この装置本体
に対するテストプログラムを予め記憶してなる読
出し専用メモリ（ROM）１３、このテストプロ
グラムを用いて前記装置本体のテストを実行させ
るテスト制御回路１４、そして上記テストプログ
ラムと外部命令を選択的に切換えて前記命令レジ
スタ１１に与えるマルチプレクサ（MPX）１５
等を集積して構成される。集積回路装置本体は、
命令レジスタ１１に格納された命令プログラム
と、そのときのプログラムカウンタ１２にセツト
されたカウント値（ロケーシヨンの値）とに従つ
て所定の信号処理を実行するものである、そし
て、上記命令レジスタ１１に与えられる命令プロ
グラムは、常時はピン１６を介して与えられ、ま
たプログラムカウンタ１２にセツトされるデータ
はピン１７を介して入出力されるようになつてい
る。
前記ROM１３に蓄積されるテストプログラム
は、この集積回路装置の製造時に予め書込まれる
ものである。そして、回路装置本体のテスト時に
は、前記テスト制御回路１４の影響を受けて順次
読出され、MPX１５を介して命令レジスタ１１
にセツトされる。従つて、回路装置本体は、テス
トプログラムに従つて所定の信号処理を実行する
ことになる。
は、この集積回路装置の製造時に予め書込まれる
ものである。そして、回路装置本体のテスト時に
は、前記テスト制御回路１４の影響を受けて順次
読出され、MPX１５を介して命令レジスタ１１
にセツトされる。従つて、回路装置本体は、テス
トプログラムに従つて所定の信号処理を実行する
ことになる。
さて、テスト制御回路１４は、ピン１８より第
２図ａに示すテスト開始指令信号を受けて作動を
開始する。このテスト制御回路１４は、その作動
時には第２図ｂに示すようにＬレベルの信号をペ
ン１９を介して出力する如く構成されており、作
動終了時、つまりテスト完了時には再び出力信号
をＨレベルに復帰させている。しかし上記テスト
開始信号が与えられると、テスト制御回路１４は
集積回路装置をテストモードにセツトし、レジス
タ１１に格納されている内容を一時的にセーブす
る。そしてプログラムカウンタ１２には、テスト
プログラムの実行開始番地をセツトする。その
後、テストプログラムプログラムカウンタ１２に
セツトされるロケーシヨンデータに従つてROM
１３から順次読出して命令レジスタ１１にセツト
し、その実行を行わしめる。そして、テプログラ
ムの実行を終了したとき、テスト制御回路１４は
前記テストモードを解除し、先にセーブした命令
レジスタ１１の内容を同レジスタ１１に復帰させ
て前記出力信号をＨレベルにする。
２図ａに示すテスト開始指令信号を受けて作動を
開始する。このテスト制御回路１４は、その作動
時には第２図ｂに示すようにＬレベルの信号をペ
ン１９を介して出力する如く構成されており、作
動終了時、つまりテスト完了時には再び出力信号
をＨレベルに復帰させている。しかし上記テスト
開始信号が与えられると、テスト制御回路１４は
集積回路装置をテストモードにセツトし、レジス
タ１１に格納されている内容を一時的にセーブす
る。そしてプログラムカウンタ１２には、テスト
プログラムの実行開始番地をセツトする。その
後、テストプログラムプログラムカウンタ１２に
セツトされるロケーシヨンデータに従つてROM
１３から順次読出して命令レジスタ１１にセツト
し、その実行を行わしめる。そして、テプログラ
ムの実行を終了したとき、テスト制御回路１４は
前記テストモードを解除し、先にセーブした命令
レジスタ１１の内容を同レジスタ１１に復帰させ
て前記出力信号をＨレベルにする。
かくして今、ピン１９から出力される信号に従
つて、テスト開始時tSTからテスト完了時tEまでの
時間を測定すれば、前記集積回路装置本体の信号
処理機能の良否が判定される。即ち予め明らかに
なつている不良箇所のない集積回路装置における
テストプログラムの実行処理時間を求めておき、
この標準実行処理時間とテスト対象である集積回
路装置におけるテストプログラム実行時間とを比
較することによつて、その良否を判定することが
できる。即ち、計測時間が殆んど等しい場合、こ
れを良品として判定することができる。
つて、テスト開始時tSTからテスト完了時tEまでの
時間を測定すれば、前記集積回路装置本体の信号
処理機能の良否が判定される。即ち予め明らかに
なつている不良箇所のない集積回路装置における
テストプログラムの実行処理時間を求めておき、
この標準実行処理時間とテスト対象である集積回
路装置におけるテストプログラム実行時間とを比
較することによつて、その良否を判定することが
できる。即ち、計測時間が殆んど等しい場合、こ
れを良品として判定することができる。
ちなみにテストプログラムの実行時間TOKは、
テストプログラムの命令総数をｎ、命令ｉがテス
トプログラムを実行して正常に終了したときの命
令ｉの出現回数をNi、命名ｉの実行時間をTiと
した場合、 TOK＝o 〓i=1 Ni・Ti として定義することができる。従つて集積回路装
置本体に不良箇所が存在するとき、テストプログ
ラムによる不良箇所の検出によつてプログラムを
エラールーチンに分岐させてテストプログラムを
終了するようにしておけば、そのとき前記テスト
は先に示した実行時間TOKとは異なる時間で終了
することになり、これを不良品として検出するこ
とが可能となる。また他の不良箇所検出によつて
上記エラールーチンに分岐できないときは、テス
ト時間が実行時間TOK以上に長くなることにな
る。従つてこのような場合も不良品として検出す
ることが可能となる。
テストプログラムの命令総数をｎ、命令ｉがテス
トプログラムを実行して正常に終了したときの命
令ｉの出現回数をNi、命名ｉの実行時間をTiと
した場合、 TOK＝o 〓i=1 Ni・Ti として定義することができる。従つて集積回路装
置本体に不良箇所が存在するとき、テストプログ
ラムによる不良箇所の検出によつてプログラムを
エラールーチンに分岐させてテストプログラムを
終了するようにしておけば、そのとき前記テスト
は先に示した実行時間TOKとは異なる時間で終了
することになり、これを不良品として検出するこ
とが可能となる。また他の不良箇所検出によつて
上記エラールーチンに分岐できないときは、テス
ト時間が実行時間TOK以上に長くなることにな
る。従つてこのような場合も不良品として検出す
ることが可能となる。
以上説明したように本装置によれば、集積回路
装置にテスト開始指令信号を与えて、テスト制御
回路１４の出力信号からテスト実行時間を計測す
るだけで、非常に簡易にその良否の判定を行うこ
とができる。しかもこのテストは、個個の集積回
路装置がそれ自体に内臓されたテストプログラム
に従つて実行するので非常に簡単である。その
上、別個のテスト装置を準備して結線する等の煩
わしさがなく、多数個同時のテスト作業も極めて
容易であると言う効果を奏する更には集積回路装
置をシステムに組込んだ場合にも、システムから
取外すことなしにテストを行い得ると言う、従来
には期待することのできない絶大なる効果を奏す
る。
装置にテスト開始指令信号を与えて、テスト制御
回路１４の出力信号からテスト実行時間を計測す
るだけで、非常に簡易にその良否の判定を行うこ
とができる。しかもこのテストは、個個の集積回
路装置がそれ自体に内臓されたテストプログラム
に従つて実行するので非常に簡単である。その
上、別個のテスト装置を準備して結線する等の煩
わしさがなく、多数個同時のテスト作業も極めて
容易であると言う効果を奏する更には集積回路装
置をシステムに組込んだ場合にも、システムから
取外すことなしにテストを行い得ると言う、従来
には期待することのできない絶大なる効果を奏す
る。
尚、本発明は上記実施例に限定されるものでは
ない。例えば集積回路装置本体の信号処理機能は
規定されるものではなく、複数の異なつた信号処
理機能を備えていてもよい。要するに本発明はそ
の要旨を逸脱しない範囲で種々変形して実施する
ことができる。
ない。例えば集積回路装置本体の信号処理機能は
規定されるものではなく、複数の異なつた信号処
理機能を備えていてもよい。要するに本発明はそ
の要旨を逸脱しない範囲で種々変形して実施する
ことができる。
第１図は本発明の一実施例を示す集積回路装置
の概略構成図、第２図は同実施例装置の作用を示
す信号波形図である。 １……集積回路装置、１１……命令レジスタ、
１２……プログラムカウンタ、１３……読出し専
用メモリ、１４……テスト制御回路、１５……マ
ルチプレクサ、１６，１７，１８，１９……ピ
ン。
の概略構成図、第２図は同実施例装置の作用を示
す信号波形図である。 １……集積回路装置、１１……命令レジスタ、
１２……プログラムカウンタ、１３……読出し専
用メモリ、１４……テスト制御回路、１５……マ
ルチプレクサ、１６，１７，１８，１９……ピ
ン。
Claims (1)
- 【特許請求の範囲】 １ 信号端子から入力される命令に応じて所定の
信号処理を実行する集積回路装置本体と、予め上
記集積回路装置本体に対するテストプログラムを
記憶してなるメモリと、テスト開始指令信号を受
けて作動を開始して前記信号端子から入力される
命令に代えて前記メモリに記憶されたテストプロ
グラムを前記集積回路装置本体に与えて実行さ
せ、この集積回路装置本体による前記テストプロ
グラムの実行完了時に所定の信号を出力するテス
ト制御回路とを一半導体基板上に同時集積してな
り、 前記テスト制御回路に対するテスト開始指令信
号の入力時点から前記テスト制御回路がテストプ
ログラムの実行完了を示す所定の信号を出力する
までの時間から前記集積回路装置本体の良否の判
定を行い得るように構成したことを特徴とする集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184213A JPS5885544A (ja) | 1981-11-17 | 1981-11-17 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184213A JPS5885544A (ja) | 1981-11-17 | 1981-11-17 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5885544A JPS5885544A (ja) | 1983-05-21 |
| JPH0330304B2 true JPH0330304B2 (ja) | 1991-04-26 |
Family
ID=16149339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56184213A Granted JPS5885544A (ja) | 1981-11-17 | 1981-11-17 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885544A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676854A (en) * | 1979-11-28 | 1981-06-24 | Nec Corp | Integrated circuit device |
| JPS56140439A (en) * | 1980-04-03 | 1981-11-02 | Minatoerekutoronikusu Kk | Pattern generator |
-
1981
- 1981-11-17 JP JP56184213A patent/JPS5885544A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5885544A (ja) | 1983-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100299716B1 (ko) | Ic시험장치및방법 | |
| JP3645578B2 (ja) | スマート・メモリの組込み自己検査のための装置と方法 | |
| JPS6134639A (ja) | 電子回路試験装置 | |
| US4926425A (en) | System for testing digital circuits | |
| US4183459A (en) | Tester for microprocessor-based systems | |
| CN103345944B (zh) | 存储器及通过测试机台对存储器进行测试的方法 | |
| US5940413A (en) | Method for detecting operational errors in a tester for semiconductor devices | |
| JPH0330304B2 (ja) | ||
| JPH0252446A (ja) | 集積回路の試験装置 | |
| US6490694B1 (en) | Electronic test system for microprocessor based boards | |
| JP3232588B2 (ja) | Ｉｃ並列試験システム | |
| JPH10199953A (ja) | 歩留まり解析方法及びその装置 | |
| JPH10275835A (ja) | ウエハ検査装置 | |
| JPH01229982A (ja) | スキャン試験方式 | |
| JP2851496B2 (ja) | 半導体試験装置 | |
| JPH1114709A (ja) | 集積回路装置の試験方法 | |
| JPH03179278A (ja) | 半導体試験方法 | |
| JPH02310478A (ja) | 半導体検査装置 | |
| KR0135332B1 (ko) | 자동제어 아답터가 부착된 이중 집적회로 성능 검사장치 및 그 방법 | |
| CN119064830A (zh) | 芯片测试过程中的排线连接检查方法、系统、设备和介质 | |
| JPH08315597A (ja) | Ｉｃ試験装置 | |
| JPH04131939A (ja) | １チップマイクロコンピュータのテスト方法 | |
| JPH01282799A (ja) | 半導体記憶装置 | |
| JPS6312975A (ja) | 集積回路試験装置のピンエレクトロニクス基板 | |
| JPH0412490B2 (ja) |