JPS6312975A - 集積回路試験装置のピンエレクトロニクス基板 - Google Patents
集積回路試験装置のピンエレクトロニクス基板Info
- Publication number
- JPS6312975A JPS6312975A JP61157236A JP15723686A JPS6312975A JP S6312975 A JPS6312975 A JP S6312975A JP 61157236 A JP61157236 A JP 61157236A JP 15723686 A JP15723686 A JP 15723686A JP S6312975 A JPS6312975 A JP S6312975A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- information
- computer
- circuits
- pin electronics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 title 1
- 230000007547 defect Effects 0.000 abstract description 2
- 238000012545 processing Methods 0.000 abstract description 2
- 238000003745 diagnosis Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、膳理ＬＳＩの試験装置（ＩＣテスタと略称す
）において、被測定試料（ＤＵＴと祢す）の各入出力ピ
ンに対応して実装されるピンエレクトロニクス基板に関
する。
）において、被測定試料（ＤＵＴと祢す）の各入出力ピ
ンに対応して実装されるピンエレクトロニクス基板に関
する。
従来、この糧のＩＣテスタにおいて、ＤＵＴの種別が多
いので、数種類のビンエレク）ｏニクス基板（以下ピン
カードと称す）が用意されている。どのようなピンカー
ドを選ぶかは、それらの性能情報・構成を知る必要があ
るが、技術資料をその都度参照してピンカードを選んで
い友。
いので、数種類のビンエレク）ｏニクス基板（以下ピン
カードと称す）が用意されている。どのようなピンカー
ドを選ぶかは、それらの性能情報・構成を知る必要があ
るが、技術資料をその都度参照してピンカードを選んで
い友。
また、従来のＩＣテスタでは、ピンカードごとにピンカ
ードの故障診断全行なって、ピンエレクトロニクス部の
ドライバ、コンパレータなどが正常に動作しているか検
討して保守を行なっていた。したがって複数の診断プロ
グラムを作成し、またそのプログラムを保存する媒体も
多数必要となる欠点がある。
ードの故障診断全行なって、ピンエレクトロニクス部の
ドライバ、コンパレータなどが正常に動作しているか検
討して保守を行なっていた。したがって複数の診断プロ
グラムを作成し、またそのプログラムを保存する媒体も
多数必要となる欠点がある。
さらに、ＤＵＴの試験プログラムでも、適正なピンカー
ドの選択がなさｎていないと、ピンカード性能以上の計
測電圧などが印加され、ＤＵＴ測定上のトラブルが発生
する欠点、もめる。
ドの選択がなさｎていないと、ピンカード性能以上の計
測電圧などが印加され、ＤＵＴ測定上のトラブルが発生
する欠点、もめる。
本発明の目的は、上記欠点を除去して、ピンカードの性
能４１ｔ＠・構成を人が技術資料を参照して知るような
ことｋＪ！し、自動的にＩＣテスタのテストコンピュー
タの判断にまかせることのできるピンカードを提供する
ことにるる。
能４１ｔ＠・構成を人が技術資料を参照して知るような
ことｋＪ！し、自動的にＩＣテスタのテストコンピュー
タの判断にまかせることのできるピンカードを提供する
ことにるる。
本発明は工Ｃテスタのピンエレクトロニクス基板（ピン
カード）に、当該ピンエレクトロニクス部におけるハー
ドウェアの性能諸元・構成などの情報を保存する手段と
、テストコンピュータとの間に該情報を伝達する手段と
を具備させたものである。
カード）に、当該ピンエレクトロニクス部におけるハー
ドウェアの性能諸元・構成などの情報を保存する手段と
、テストコンピュータとの間に該情報を伝達する手段と
を具備させたものである。
ピンカードにあらかじめピンカードの性能諸元、構成な
どの情報ｔファームウェアとして用意しておくことによ
シ、ピンカードｔ−実際使用した場仕に、テストコンピ
ュータは、前記情報全矧り、適切な処理を行なう。オペ
レータによる判断は不要となる。
どの情報ｔファームウェアとして用意しておくことによ
シ、ピンカードｔ−実際使用した場仕に、テストコンピ
ュータは、前記情報全矧り、適切な処理を行なう。オペ
レータによる判断は不要となる。
以下、図面を参照して、本発明の一実施例につ＠説明す
る。第１因の機能ブロック図において、ＩＣテスタ１０
０ は制御架１０１〜１０３、ピンカード１０４〜１０
５ を有するものとする。
る。第１因の機能ブロック図において、ＩＣテスタ１０
０ は制御架１０１〜１０３、ピンカード１０４〜１０
５ を有するものとする。
制御架１０１〜１０５ は、機能別にアナログ関係・ロ
ジック関係と適宜わけられ、テストコンピュータ２００
によって制御される。テストコン、ピユータ２００と
各制御架１０１〜１０３ 内のバードウ！７４０１〜４
０３ とは、コンピュータバス２ｏ１゜２０２、２０
３およびバスレシーバ回路３０１〜３０３を介してそれ
ぞれ連結されている。この連結によりテストコンピュー
タ２００ とバー）’ウェア４０１〜４０５とは双方
向に信号を送受してＩＣテスタとしての機能を果してい
る。ピンカード１０４．１０５（例示的に２つのピンカ
ードを示す）は、ピンエレクトロニクス部を構成するハ
ードウェア４０４，４０５ と本発明によりピンエレ
クトロニクス情報回路（以下情報回路と略称する）６０
４．６０５ およびパスレシーバ回路５０４．３０５
とを搭載している。
ジック関係と適宜わけられ、テストコンピュータ２００
によって制御される。テストコン、ピユータ２００と
各制御架１０１〜１０３ 内のバードウ！７４０１〜４
０３ とは、コンピュータバス２ｏ１゜２０２、２０
３およびバスレシーバ回路３０１〜３０３を介してそれ
ぞれ連結されている。この連結によりテストコンピュー
タ２００ とバー）’ウェア４０１〜４０５とは双方
向に信号を送受してＩＣテスタとしての機能を果してい
る。ピンカード１０４．１０５（例示的に２つのピンカ
ードを示す）は、ピンエレクトロニクス部を構成するハ
ードウェア４０４，４０５ と本発明によりピンエレ
クトロニクス情報回路（以下情報回路と略称する）６０
４．６０５ およびパスレシーバ回路５０４．３０５
とを搭載している。
ハードウェア４０４，４０５ は制御架１０１〜１０３
のハードウェア４０１〜４０３ からの簡」御バス５０
０とＩｆｆされておシ、１官報回Ｎｒ６０４．６０５お
よヒパスレシーハ回路３０４．３０５ｉコンピュータパ
スライン２０４，２０５ および２０１〜２０３ によ
ってテストコンピュータ２００ と接続される。
のハードウェア４０１〜４０３ からの簡」御バス５０
０とＩｆｆされておシ、１官報回Ｎｒ６０４．６０５お
よヒパスレシーハ回路３０４．３０５ｉコンピュータパ
スライン２０４，２０５ および２０１〜２０３ によ
ってテストコンピュータ２００ と接続される。
上記ハードウェア４０４，４０５ ［ＩＣの入出力ピン
に対する信号の送受に際し、信号処理用としてドライバ
、コンパレータ、スイッチなどヲ含むピンエレクトロニ
クス部でろるが、第１図にみるように、テストコンピュ
ータ２００ には直接接続されていない。従来のＩＣテ
スタではピンカード１０４，１０５は情報回路６０４，
６０５およびパスレシーバ回路３０４，３０５ ｔ”
Ｎしないから、ハードウェア４０４〜４０５の情報は直
接ニはテストコンピュータ２００上に展開することがで
きなかった。
に対する信号の送受に際し、信号処理用としてドライバ
、コンパレータ、スイッチなどヲ含むピンエレクトロニ
クス部でろるが、第１図にみるように、テストコンピュ
ータ２００ には直接接続されていない。従来のＩＣテ
スタではピンカード１０４，１０５は情報回路６０４，
６０５およびパスレシーバ回路３０４，３０５ ｔ”
Ｎしないから、ハードウェア４０４〜４０５の情報は直
接ニはテストコンピュータ２００上に展開することがで
きなかった。
しかし、本発明によれば、情報回路６０４〜６０５に、
必要な情報、例えばピンカードの性能諸元配置数などを
、めらかしめファームウェアとしてセットしておけば、
テストコンピュータ２００は、必要な時に、情報回路６
０４〜６０５ｔ−バスレジ−／＜回路３０４〜３０５お
よびコンピュータパスライン２０４〜２０５を通じて参
照することにより、ピンカード１０４〜１０５の状態を
容易に知る事が可能となる。
必要な情報、例えばピンカードの性能諸元配置数などを
、めらかしめファームウェアとしてセットしておけば、
テストコンピュータ２００は、必要な時に、情報回路６
０４〜６０５ｔ−バスレジ−／＜回路３０４〜３０５お
よびコンピュータパスライン２０４〜２０５を通じて参
照することにより、ピンカード１０４〜１０５の状態を
容易に知る事が可能となる。
ＤＵＴの試験プログラムを作成した場合、該プログラム
によるピンカード１０４〜１０５の状態をテストコンピ
ュータ２００は知ることができるから、ピンカードの性
能以上の場合になる誤りｔ−未然に防ぐことができる。
によるピンカード１０４〜１０５の状態をテストコンピ
ュータ２００は知ることができるから、ピンカードの性
能以上の場合になる誤りｔ−未然に防ぐことができる。
故障診断時に使用するプログラムも、あらかじめすべて
の諸元のデータをもたせておき、情報回路６０４〜６０
５ の内容をテストコンピュータ２００によってよみと
り、その情報に適合する部分のみ、診断規格として使用
するように作成すれば、ピンカードの構成ごとにプログ
ラムを作成する必要がなく、プログラムを単一化でキル
。
の諸元のデータをもたせておき、情報回路６０４〜６０
５ の内容をテストコンピュータ２００によってよみと
り、その情報に適合する部分のみ、診断規格として使用
するように作成すれば、ピンカードの構成ごとにプログ
ラムを作成する必要がなく、プログラムを単一化でキル
。
以上、説明したよりに、ＩＣテスタに典なるピンカード
を実装し７’Ｃ場合に、その状態をテストコンピュータ
がよみとることができるから、ＤＵＴのテストプログラ
ムの欠陥を見つけることができる。またピンカードのｅ
前プログラムの単一化ができるので効果が大きい。
を実装し７’Ｃ場合に、その状態をテストコンピュータ
がよみとることができるから、ＤＵＴのテストプログラ
ムの欠陥を見つけることができる。またピンカードのｅ
前プログラムの単一化ができるので効果が大きい。
第１図は本発明の一実施例の機能ブロック図である。
１００・・・ＩＣテスタ、 １０１〜１０５・・・
制御架、１０４〜１０５・・・ピンカード（ピンエレク
トロニクス基板）、２００・・・ナストコ／ピユータ、 ２０１〜２０３・・・コンピュータパスライン、６０１
〜３０５・・・バスレシーバ回路、４０１〜４０３・・
・制御架ハードウェア、４０４〜４０５・・・ピンカー
ドハードウェア、５００・・・制御ライン、 ６０４〜６０５・・・（ピンエレクトロニクス）情報回
路。 特許出願人 日本電気株式会社 第１図 １０１〜１０３；鵠°ＩＭ−弧
制御架、１０４〜１０５・・・ピンカード（ピンエレク
トロニクス基板）、２００・・・ナストコ／ピユータ、 ２０１〜２０３・・・コンピュータパスライン、６０１
〜３０５・・・バスレシーバ回路、４０１〜４０３・・
・制御架ハードウェア、４０４〜４０５・・・ピンカー
ドハードウェア、５００・・・制御ライン、 ６０４〜６０５・・・（ピンエレクトロニクス）情報回
路。 特許出願人 日本電気株式会社 第１図 １０１〜１０３；鵠°ＩＭ−弧
Claims (1)
- ランダムロジック集積回路試験装置のピンエレクトロニ
クス部として、当該ピンエレクトロニクス部におけるハ
ードウェアの性能諸元・構成などの情報を保存する手段
と、テストコンピュータとの間に該情報を伝達する手段
とを具備させたことを特徴とするピンエレクトロニクス
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61157236A JPS6312975A (ja) | 1986-07-03 | 1986-07-03 | 集積回路試験装置のピンエレクトロニクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61157236A JPS6312975A (ja) | 1986-07-03 | 1986-07-03 | 集積回路試験装置のピンエレクトロニクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6312975A true JPS6312975A (ja) | 1988-01-20 |
Family
ID=15645218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61157236A Pending JPS6312975A (ja) | 1986-07-03 | 1986-07-03 | 集積回路試験装置のピンエレクトロニクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6312975A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS569776B2 (ja) * | 1975-06-18 | 1981-03-04 | ||
| JPS60149980A (ja) * | 1983-11-25 | 1985-08-07 | マース，インコーポレーテツド | 電子回路試験用の自動試験装置 |
-
1986
- 1986-07-03 JP JP61157236A patent/JPS6312975A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS569776B2 (ja) * | 1975-06-18 | 1981-03-04 | ||
| JPS60149980A (ja) * | 1983-11-25 | 1985-08-07 | マース，インコーポレーテツド | 電子回路試験用の自動試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080255791A1 (en) | Interface to full and reduce pin jtag devices | |
| US4926425A (en) | System for testing digital circuits | |
| US5610925A (en) | Failure analyzer for semiconductor tester | |
| GB2404265A (en) | Method and apparatus for testing an electronic device | |
| US10156606B2 (en) | Multi-chassis test device and test signal transmission apparatus of the same | |
| JP2008298458A (ja) | 半導体試験装置 | |
| EP1291662B1 (en) | Debugging system for semiconductor integrated circuit | |
| US6490694B1 (en) | Electronic test system for microprocessor based boards | |
| US6256761B1 (en) | Integrated electronic module with hardware error infeed for checking purposes | |
| KR200286832Y1 (ko) | 시스템 유니트의 외부버스 인터페이스 디버깅 장치 | |
| KR20000000990A (ko) | 에러 검출장치 | |
| JPS63265181A (ja) | フアンクシヨンテスタ | |
| JPH1183946A (ja) | 被測定基板用テスト装置 | |
| JPS6225211B2 (ja) | ||
| SU947863A1 (ru) | Устройство дл контрол и диагностики логических узлов | |
| JPS58106478A (ja) | 試験方式 | |
| JPH01109273A (ja) | Ｌｓｉピンテスト方式 | |
| JPH051832Y2 (ja) | ||
| KR0156061B1 (ko) | 마이크로프로세서보드의 검사장치 | |
| JPH02201546A (ja) | 論理カード拡張機構 | |
| JPS6039186B2 (ja) | 半導体素子 | |
| JPH04172277A (ja) | 論理回路の診断方式 | |
| JPS61286770A (ja) | 故障診断装置 | |
| JPH05196699A (ja) | 半導体集積回路 | |
| JPH0820490B2 (ja) | 自動試験制御方法 |