JPH0330475A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0330475A JPH0330475A JP16778689A JP16778689A JPH0330475A JP H0330475 A JPH0330475 A JP H0330475A JP 16778689 A JP16778689 A JP 16778689A JP 16778689 A JP16778689 A JP 16778689A JP H0330475 A JPH0330475 A JP H0330475A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- metal ions
- implanted
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に関し、特にＭＯ８型トランジス
タ構造に関するものである。
タ構造に関するものである。
第２図は従来の半導体装置の断面図を示す。図において
、（１）は半導体基板、（２）はゲート電極、（３）は
ｎ型ソース領域、（４）はｎｆｉドレイン頭域、（５）
はゲート絶縁膜である。
、（１）は半導体基板、（２）はゲート電極、（３）は
ｎ型ソース領域、（４）はｎｆｉドレイン頭域、（５）
はゲート絶縁膜である。
次に、従来のＭＯ８型トランジスタの！！！遣方法につ
いて説明する。半導体基板１０表面に熱処理によシゲ−
１・絶縁膜（５）を形成する。デポジション等により、
ゲート絶縁膜（５）のとにゲート電極（２）を形成する
。その後、イオン注入によりｎ型の不純物を注入し、ｎ
型ソース領域（３）とｎ型ドレイン領域（４）を形成す
る。
いて説明する。半導体基板１０表面に熱処理によシゲ−
１・絶縁膜（５）を形成する。デポジション等により、
ゲート絶縁膜（５）のとにゲート電極（２）を形成する
。その後、イオン注入によりｎ型の不純物を注入し、ｎ
型ソース領域（３）とｎ型ドレイン領域（４）を形成す
る。
従来のＭＯ８型トランジスタはトランジスタラ高速動作
させようとすると、ゲート絶縁膜を薄く形成すれば曳い
が、ＶＬＳＩでは成膜技術の限界まできており、これ以
と均一で薄いゲート絶縁膜を形成するのが困難であると
いう問題点があった。
させようとすると、ゲート絶縁膜を薄く形成すれば曳い
が、ＶＬＳＩでは成膜技術の限界まできており、これ以
と均一で薄いゲート絶縁膜を形成するのが困難であると
いう問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ＭＯ８型トランジスタの動作全高速化できる
半導体装置を得ることを目的とする。
たもので、ＭＯ８型トランジスタの動作全高速化できる
半導体装置を得ることを目的とする。
この発明に係る半導体装置は、Ｍ０８型トランジスタの
ゲート絶縁膜にイオン注入により金属イオンを注入した
ものである。
ゲート絶縁膜にイオン注入により金属イオンを注入した
ものである。
この発明におけるＭＯ８型トランジスタは、ゲート絶縁
膜に金属イオンを注入することによシ、ゲート絶縁膜の
誘電率を増大させトランジスタの動作を高速化する。
膜に金属イオンを注入することによシ、ゲート絶縁膜の
誘電率を増大させトランジスタの動作を高速化する。
（実施例〕
以下、この発明の一実施例を図について説明する。第１
図において、（１）は半導体基板、（２）はゲート塩１
１、（３）はｎ型ソース領域、（４）はｎ型ドレイン領
域、（６）は金属イオンを注入したゲート絶縁、膜でち
る。
図において、（１）は半導体基板、（２）はゲート塩１
１、（３）はｎ型ソース領域、（４）はｎ型ドレイン領
域、（６）は金属イオンを注入したゲート絶縁、膜でち
る。
次にこの発明のＭＯ８ｇ）ランジスタの製造方法につい
て述べる。半導体基板（１）表面に熱処理などによりゲ
ート絶縁膜（６）を形成する。次にイオン注入などによ
り金属イオンをゲート絶縁膜（６）に注入する。この時
に、ゲート絶縁膜（６）が絶縁性を失わないように金属
イオンの注入量を制御する。そして、デポジション等に
よりゲート絶縁膜（６）のとにゲート電極（２）を形成
する。その後、イオン注入によ）ｎ型の不純物を注入し
ｎ型ソース領域（３）およびｎ型ドレイン領域（４）を
形成する。
て述べる。半導体基板（１）表面に熱処理などによりゲ
ート絶縁膜（６）を形成する。次にイオン注入などによ
り金属イオンをゲート絶縁膜（６）に注入する。この時
に、ゲート絶縁膜（６）が絶縁性を失わないように金属
イオンの注入量を制御する。そして、デポジション等に
よりゲート絶縁膜（６）のとにゲート電極（２）を形成
する。その後、イオン注入によ）ｎ型の不純物を注入し
ｎ型ソース領域（３）およびｎ型ドレイン領域（４）を
形成する。
なお、上記実施例ではゲート絶ｅｔ膜に金員イオンを注
入する場合について説明したが、金属イオンのかわシに
不純物を注入してもよく、上記実施例と同様の効果を奏
する。
入する場合について説明したが、金属イオンのかわシに
不純物を注入してもよく、上記実施例と同様の効果を奏
する。
（発明の効果〕
以上のようにこの発明によれば、ゲート絶縁膜に金属イ
オンまたは不純物を注入することにより、ケート絶縁膜
の誘電率を増大させゲート容量を増大させることができ
るので、トランジスタの電流利得を増加させることがで
きトランジスタの動作を高速化できる効果がある。
オンまたは不純物を注入することにより、ケート絶縁膜
の誘電率を増大させゲート容量を増大させることができ
るので、トランジスタの電流利得を増加させることがで
きトランジスタの動作を高速化できる効果がある。
第１１２ｉ′ｌにこの発明の一実施例を示す半導体装置
の断面図、第２図は従来の半導体装置の断面図を示す。 図において、（１）は半導体基板、（２）はゲート電極
、（３）はｎ型ソース領域、（４）はｎ型ドレイン領域
、（６）は金属イオンを注入したゲート絶縁膜を示す。 なお、図中、同一符号は同一、又は相当部分を示す。
の断面図、第２図は従来の半導体装置の断面図を示す。 図において、（１）は半導体基板、（２）はゲート電極
、（３）はｎ型ソース領域、（４）はｎ型ドレイン領域
、（６）は金属イオンを注入したゲート絶縁膜を示す。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- ＭＯＳ型トランジスタ構造において、半導体基板とゲー
ト電極の間の絶縁膜に金属イオンまたは不純物を注入し
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16778689A JPH0330475A (ja) | 1989-06-28 | 1989-06-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16778689A JPH0330475A (ja) | 1989-06-28 | 1989-06-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0330475A true JPH0330475A (ja) | 1991-02-08 |
Family
ID=15856085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16778689A Pending JPH0330475A (ja) | 1989-06-28 | 1989-06-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0330475A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952700A (en) * | 1997-09-06 | 1999-09-14 | Lg Semicon Co., Ltd. | MOSFET device with unsymmetrical LDD region |
-
1989
- 1989-06-28 JP JP16778689A patent/JPH0330475A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952700A (en) * | 1997-09-06 | 1999-09-14 | Lg Semicon Co., Ltd. | MOSFET device with unsymmetrical LDD region |
| US6238985B1 (en) | 1997-09-06 | 2001-05-29 | Lg Semicon Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6455380B2 (en) | 1997-09-06 | 2002-09-24 | Lg Semicon Co., Ltd | Semiconductor device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW292428B (en) | Method for fabricating metal oxide semiconductor | |
| JPH0571134B2 (ja) | ||
| JPS61263274A (ja) | 半導体装置の製造方法 | |
| JPS6395669A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0330475A (ja) | 半導体装置 | |
| JPH02159070A (ja) | 半導体装置とその製造方法 | |
| JPS6038879A (ja) | 半導体装置の製造方法 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| JPH0612826B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| JPH0212960A (ja) | 半導体装置の製造方法 | |
| JPH0344075A (ja) | 半導体装置の製造方法 | |
| KR100344218B1 (ko) | 반도체장치의고농도웰제조방법 | |
| JPS6142960A (ja) | 半導体装置の製造方法 | |
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH03173441A (ja) | 半導体装置の製造方法 | |
| JPS63142866A (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| KR960002083B1 (ko) | 모스 페트 제조 방법 | |
| KR0142875B1 (ko) | 모오스 에프이티 제조방법 | |
| JPS63160277A (ja) | 半導体素子製造方法 | |
| JPS60137066A (ja) | 半導体装置 | |
| JPS6058673A (ja) | Ｍｉｓ型トランジスタ | |
| JPH03151669A (ja) | 半導体装置の製造方法 | |
| JPS6136974A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH02222547A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 |