JPH033112A

JPH033112A - 磁気記録再生装置の同期化回路

Info

Publication number: JPH033112A
Application number: JP1138899A
Authority: JP
Inventors: Kenji Shimoda; 下田　乾二
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-05-31
Filing date: 1989-05-31
Publication date: 1991-01-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、磁気記録再生装置（以下ＶＴＲと記す）の
同期化回路に関し、特に、磁気テープの記録トラックに
対して走査を行う磁気ヘッドのトラッキング状態を制御
する回路として有効なものである。

（従来の技術）近年、ＶＴＲにおいては、記録速度と同じ速度でテープ
を走行させて再生信号を得る通常再生の他に、特殊再生
機能が組込まれるようになっている。特殊再生機能とし
ては、スロー再生、スチル再生、倍速再生等がある。

この様な特殊再生を行う場合は、通常再生のときに得ら
れる磁気ヘッドと記録トラックとの相対位置関係とは異
なるために、再生画像にノイズバンドが生じる。このノ
イズバンドを無くすために、磁気ヘッドを圧電素子に取
付け、この圧電素子に制御信号を供給することにより、
リニアなトラッキングを実現するシステムが開発されて
いる。

このシステムは、例えば特公昭８３−４１４７０号公報
に開示されている。

第５図は上記のシステムを参考にして、考えられた回路
例である。

入力端子１１には、キャプスタンモータの回転位相及び
周波数を示すキャプスタンＦＣパルス（ＣＦ　ＣＰ）が
供給される。また、入力端子１２には、ビデオヘッドの
切換えタイミングを示すヘッド切換えパルス（ＨＳＷ）
が供給される。さらに、入力端子１３には、ビデオヘッ
ドの回転位相及び周波数を示すドラムＦＧパルス（ＤＦ
ＧＰ）が供給される。

キャブスクンＦＧパルス（ＣＦＧＰ）は、第１のカウン
タ１４と第２のカウンタ１５と、タイミング発生回路１
６に供給される。またこのタイミング発生回路１６には
、さきのヘッド切換えパルス（ＨＳＷ）と、ドラムＦＧ
パルス（Ｄ　Ｆ　Ｇ　Ｐ）とが供給される。ドラムＦＧ
パルス（Ｄ　Ｆ　Ｇ　Ｐ）は、例えばスチル再生を行う
ときに利用されるドラムパターン発生回路１７にも供給
されている。

第１のカウンタ１４のカウント出力は、第２のカウンタ
１５へプリセットデータとして供給されている。

タイミング発生回路１６は、第１のカウンタ１４へのリ
セットパルス（Ｒ８Ｐ）　　第２のカウンタ１５に対す
る第１プリセツトパルス（ＣＰＲＳ）を出力する。さら
に、タイミング発生回路１６は、パターン発生回路１７
に対しても第２プリセツトパルス（ＤＰＲＳ）を供給す
る。

第２のカウンタ１５の出力と、ドラムパターン発生回路
１７の出力とは、加算器１８に供給されて合成される。

この加算器１８の出力は、上記圧電素子の変位量を制御
するために用いられる。圧電素子を変位させることによ
り、記録トラックに対するビデオヘッドの軌跡のずれを
修正し、正常なトラッキングを得ることができる。

（発明が解決しようとする課題）上記の回路において、ドラムパターン発生回路１７は、
ヘッド切換えパルス（ＨＳＷ）が変化してから、最初の
ドラムＦＣパルス（ＤＦＧＰ）が入力すると、予め定め
たデータパターンを出力するように設定されている。こ
のデータパターンは、リードオンリーメモリ　（ＲＯＭ
）に格納しておいたデータを読出してもよく、あるいは
クロックをカウントしてその値が予め設定したパターン
で変化するようにしてもよい。

一方、第２カウンタ１５に対するプリセットパルス（Ｃ
ＰＲＳ）は、キャプスタンＦＧパルス（ＣＦ　Ｇ　Ｐ）
に同期して発生するように設定されている。また第１カ
ウンタ１４に対するリセットパルス（Ｒ３Ｐ）は、第２
カウンタ１５に与えるプリセットデータを作成するため
に与えられるもので、やはりキャプスタンＦＣパルス（
ＣＦ　ＣＰ）に同期して発生される。

第６図は、上記した回路の動作を説明するために示した
タイミングチャートである。この図は、ＶＴＲの通常再
生時におけるＡヘッドに対する変位量制御信号の作成例
を示している。

同図（Ａ）はヘッド切換えパルス（ＨＳＷ）であり、同
図（Ｂ）は、第２プリセツトパルス（ＤＰＲＳ）である
。また同図（Ｃ）は第１プリセツトパルス（ＣＰＲＳ）
である。

ビデオヘッドがＡヘッドからＢヘッドに切替わると、第
２プリセツトパルス（ＤＰＲＳ）が出力され、ドラムパ
ターン（第６図（Ｃ）参照）が発生される。次に、第１
プリセツトパルス（ＣＰＲＳ）により第２のカウンタ１
５がプリセットされると、プリセットデータが、第２カ
ウンタ１５に設定され、カウントアツプが開始される（
第６図（Ｅ））。第６図（Ｆ）は、同図（Ｄ）と（Ｅ）
のデータを加算して得られたデータパターンを示してい
る。

ところで、第６図かられかるように、最終的に得られる
データパターンを見ると、Ｂヘッドのトレース区間、つ
まり、Ａヘッドがトレースを終わって、Ｂヘッドのトレ
ース区間に移行した時点で、Ａヘッド側に対しては、区
間Ｔの間のヒゲパルス２０が含まれている。このヒゲパ
ルス２０は、Ａヘッドが磁気テープから離れた状態に移
行したときに供給されることになる。よって、Ａヘッド
の負荷は軽くなっておりアクチュエータを急激に駆動す
る結果となり、圧電素子の劣化を招くことになる。

上記のように、上ゲパルス２０が発生する要因は、第６
図（Ｂ）、（Ｃ）に示すように第１及び第２プリセツト
パルス（ＣＰＲ３）、（ＤＰＲ８）の位相がずれている
ことによる。

この問題は、両パルスの位相を合わせることにより解決
できるかもしれないが、これを実現することは回路設計
を複雑にし、設計自由度が低下する。

つまり、ドラムパターン発生回路１７においては、ドラ
ムＦＧパルスに同期させてパターンデータを発生させる
必要があり、第２カウンタ１５においては、キャプスタ
ンＦＣパルスに同期させてカウントを開始させる必要が
ある。ここで、ドラムＦＧパルス（Ｄ　Ｆ　Ｇ　Ｐ）が
Ａヘッドトレース期間にｍ個あるとして、またキャプス
タンＦＣパルス（ＣＦＧＰ）が１トラツクピツチ相当で
ｎ個あるとすると、必ずしもｍとｎが一致しないからで
ある。またこのｍとｎの値は、機種により異なることも
あり、また倍速により変わることもあるある。

よって、現状では上記のヒゲパルス２０を避けられない
状態になっている。

そこでこの発明は、上記したように圧電素子を劣化させ
るようなパルス波形が少なくとも最終出力段に現れない
ようにした磁気記録再生装置の同期化回路を提供するこ
とを目的とする。

［発明の構成コ（課題を解決するための手段）この発明は、ヘッド切換えパルスが変化した次に第１の
パルス（キャプスタンクロック）に同期して該キャプス
タンパルスをカウントするカウンタ手段と、このカウン
タ手段の出力が一方に供給される加算器と、第２のパル
ス（ドラムクロック）に同期してパターンデータを発生
するパターンデータ発生手段と、このパターンデータ発
生手段の出力を前記加算器の他方に供給するに際して、
このパターンデータ発生手段が初期化されてから最初に
前記第１のカウンタ手段にクロックが入力するまでの期
間は、前記パターンデータ発生手段の出力をホールドし
、他の期間はスルー状態とする同期化手段とを備えるも
のである。

（作用）上記の手段により、第１のパルスをカウントしたカウン
ト手段の出力が滑らかに変化している区間に、パターン
データの急激な変化部分が重畳することは無く、ヒゲパ
ルスが現れることがない。

（実施例）以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例である。入力端子２１には
、キャプスタンモータの回転位相及び周波数を示すキャ
プスタンＦＧパルス（ＣＦ　ＣＰ）が供給される。また
、入力端子２２には、ビデオヘッドの切換えタイミング
を示すヘッド切換えパルス（ＨＳＷ）が供給される。さ
らに、入力端子２３には、ビデオヘッドの回転位相及び
周波数を示すドラムＦＧパルス（Ｄ　Ｆ　Ｇ　Ｐ）が供
給さレル。

キャブスクンＦＣパルス（ＣＦ　ＣＰ）は、第１のカウ
ンタ２４と第２のカウンタ２５と、タイミング発生回路
２５に供給される。またこのタイミング発生回路２５に
は、さきのヘッド切換えパルス（ＨＳＷ）と、ドラムＦ
Ｇパルス（Ｄ　Ｆ　Ｇ　Ｐ）とが供給される。ドラムＦ
Ｇパルス（ＤＦＧＰ）は、例えばスチル再生を行うとき
に利用されるトラムパターン発生回路２７．にも供給さ
れている。

第１のカウンタ２４のカウント出力は、第２のカウンタ
２５ヘブリセツトデータとして供給されている。

タイミング発生回路２６は、第１のカウンタ２４へのリ
セットパルス（Ｒ５Ｐ）　　第２のカウンタ２５に対す
る第１プリセツトパルス（ＣＰＲ３）を出力する。さら
に、タイミング発生回路２６は、パターン発生回路２７
に対しても第２プリセツトパルス（ＤＰＲ８）を供給す
る。

ここで、ドラムパターン発生回路２７の出カバターンデ
ータは、ホールド回路３１を介して加算器２８に供給さ
れる。よって、第２のカウンタ２５の出力と、ドラムパ
ターン発生回路２７の出力とは、加算器２８に供給され
て合成される。この加算器２８の出力は、上記圧電素子
の変位量を制御するために用いられる。圧電素子を変位
させることにより、記録トラックに対するビデオヘッド
の軌跡のずれを修正し、正常なトラッキングを得ること
ができる。

上記ホールド回路３１のホールド状態及びスルー状態は
、アンド回路３０の出力により制御される。アンド回路
３０の一方の入力端子には、入力端子３２からのスチー
ルモード指定信号を反転した信号が供給される。通常再
生状態のときは端子３２側は常にハイレベルであり、ア
ンド回路の出力はホールドタイミング回路２９の出力に
より制御される。ホールド回路３１は、アンド回路３０
の出力がハイレベルのときはホールド状態となり、ロー
レベルのときは、入力データをそのまま通過させるスル
ー状態となる。スチールモードのときは、アンド回路３
０の出力は、端子３２がローレベルとなるためにローレ
ベルとなり、ホールド回路３１は常にスルー状態となる
。

アンド回路３０の他方の入力端子には、ホールドタイミ
ング回路２９からの出力が供給されている。このホール
ドタイミング回路２９は、ヘッド切換えパルス（ＨＳＷ
）が人力した（立ち下がった）後、最初に第２プリセツ
トパルス（ＤＰＲＳ）が発生した時点から、この次の第
１プリセツトパルス（ＣＰＲＳ）が発生する時点までは
、ハイレベルの出力（ホールド信号）を得る。

第３図は、各部信号のタイミングチャートである。この
結果、第４図に示すように、ドラムパターンデータは、
時点ｔｌから発生するのであるが、実際に加算器２８に
入力するタイミングは時点ｔ２となり、加算器２８から
の最終出力には、従来の如くヒゲパルスは現れない。よ
って、Ａヘッドがテープトレースを終わった直後にヘッ
ドベースとしての圧電素子に急激なパルスが供給される
ことはなく、圧電素子の寿命を劣化させるようなことは
ない。

第２図は、上記ホールドタイミング回路２９の具体的回
路例である。カウンタ４１は、例えばヘッド切換えパル
ス（ＨＳＷ）の立上りでクリアされ、ドラムＦＣパルス
（Ｄ　Ｆ　Ｇ　Ｐ）をカウントする。そして、ヘッド切
換えパルス（ＨＳＷ）の立下がり、これに続く第２プリ
セツトパルス（ＤＰＲＳ）が得られる時点になると、こ
のことを検出回路４２が検出し、フリップフロップ回路
４３をセットする。これによりホールド区間の前縁が設
定されたことになる。フリップフロップ回路４３のセッ
ト出力は、カウンタ４５のクリアパルスとしても利用さ
れる。カウンタ４５は、キャプスタンＦＧパルス（ＣＦ
ＧＰ）をカウントする。

そして、このカウント内容から、第１プリセツトパルス
（ＣＰＲＳ）が得られる時点を検出回路４６が検出する
。検出回路４６は、この検出のときフリップフロップ回
路４３をリセットする。これにより、ホールド区間の後
縁が設定されたことになる。

上記の説明は、Ａヘッド側の圧電素子に対するトラッキ
ング制御信号を得る回路について説明したが、他のヘッ
ドについても同様な回路によりトラッキング制御信号を
得ることができる。

さらに、ＶＴＲがスチールモードの場合、キャブスクン
ＦＣパルス（ＣＦ　ＣＰ）を得ることができない。この
ためにフリップフロップ回路４３の出力は、常にセット
出力（ハイレベル）となる。

フリップフロップ回路４３の出力が常に、ハイレベルで
あると、アンド回路３０の出力は、端子３２に与えられ
るレベルに依存する。スチールモードの場合は、端子３
２は常にローレベルとなるために、アンド回路３０の出
力はローレベルとなる。よってスチールモードの場合は
、ホールド回路３１は常にスルー状態となる。

このときは、カウンタ２５の出力は、カウントアツプし
ないので、ドラムパターンデータに従って、スチール用
のトラッキング制御信号を得ることになる。

上記のドラムパターン発生回路２７は、ＶＴＲに設定さ
れたモードに対応するトラッキングバタ−ンデータを、
予めＲＯＭに格納しておき、そのデータを利用するよう
にすれば、各種の特殊再生モードに対応して、最適のト
ラッキングを得ることができる。

上記した説明は、この発明の基本的な実施例であり、各
種の使用変更が可能である。例えば、特殊再生に応じて
ドラムパターンデータを変更する場合は、その発生回路
に対してモード切換え信号が入力するようになされる。

さらにホールドタイミングを設定する場合も、タイミン
グパルスを作成するには、各種の構成例が考えられる。

［発明の効果］以上説明したようにこ発明によると、上記したように圧
電素子を劣化させるようなパルス波形が少なくとも最終
出力段に現れないようにすることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は第
１図のホールドタイミング発生回路の例を示す図、第３
図及び第４図はこの発明の回路の動作を説明するために
示した信号波形図、第５図はこの発明の前提となるトラ
ッキング制御回路の例を示す図、第６図は第５図の回路
の動作を説明するために示した信号波形、図である。２４．２５・・・カウンタ、２６・・・タイミング発生
回路、２７・・・ドラムパターン発生回路、２８・・・
加算器、２９・・・ホールドタイミング回路、３０・・
・アンド回路、３１・・・ホールド回路。

Claims

【特許請求の範囲】ヘッド切換えパルスが変化した次に第１のパルス（キャ
プスタンクロック）に同期して該キャプスタンパルスを
カウントするカウンタ手段と、このカウンタ手段の出力
が一方に供給される加算器と、第２のパルス（ドラムクロック）に同期してパターンデ
ータを発生するパターンデータ発生手段と、このパターンデータ発生手段の出力を前記加算器の他方
に供給するに際して、このパターンデー　タ発生手段が
初期化されてから最初に前記第１のカウンタ手段にクロ
ックが入力するまでの期間は、前記パターンデータ発生
手段の出力をホールドし、他の期間はスルー状態とする
同期化手段とを具備したことを特徴とする磁気記録再生
装置の同期化回路。