JPH0331205B2 - - Google Patents
Info
- Publication number
- JPH0331205B2 JPH0331205B2 JP15129582A JP15129582A JPH0331205B2 JP H0331205 B2 JPH0331205 B2 JP H0331205B2 JP 15129582 A JP15129582 A JP 15129582A JP 15129582 A JP15129582 A JP 15129582A JP H0331205 B2 JPH0331205 B2 JP H0331205B2
- Authority
- JP
- Japan
- Prior art keywords
- integration
- integration period
- period
- slope
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010354 integration Effects 0.000 claims description 83
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000005259 measurement Methods 0.000 claims description 5
- 238000012937 correction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000013459 approach Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01G—WEIGHING
- G01G23/00—Auxiliary devices for weighing apparatus
- G01G23/18—Indicating devices, e.g. for remote indication; Recording devices; Scales, e.g. graduated
- G01G23/36—Indicating the weight by electrical means, e.g. using photoelectric cells
- G01G23/37—Indicating the weight by electrical means, e.g. using photoelectric cells involving digital counting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
この発明はアナログ重量信号をデジタル信号に
変換して重量を測定する重量測定装置に関する。
変換して重量を測定する重量測定装置に関する。
現在、重量測定装置は種々のものが開発され、
広く利用されている。ところで、多くの重量測定
装置はアナログ重量信号をデジタル信号に変換す
るアナログ−デジタル変換器（以下Ａ−Ｄ変換器
と称す）を内蔵しており、また、このＡ−Ｄ変換
器としては２重積分型のものが多い。しかし、２
重積分型Ａ−Ｄ変換器にはカウント誤差があるた
め、これを解決する手段として３重積分型Ａ−Ｄ
変換器が従来開発された。第１図はこの３重積分
型Ａ−Ｄ変換器における積分器の出力波形を示す
波形図である。この図に示すように３重積分型Ａ
−Ｄ変換は、まず、時刻０からt1の間（所定時
間）アナログ重量信号を積分し、時刻t1からt3ま
で基準電圧を積分する。また、時刻t1から図に○
内の数値で示すように積分時間のカウントがクロ
ツク信号に基づいて開始される。ところで、時刻
t2において積分出力波形が０をクロスするが、こ
の０クロスを検出するのは次のクロツクの立上り
であり、期間（t1−t2）のカウント結果は「４」
となる。しかしながら、期間（t1−t2）のカウン
ト結果は図に示すように「3.5」でなければなら
ず、この誤差が前述した２重積分（期間（０−
t2）の積分）においては発生していたわけであ
る。さて、３重積分においては時刻t3まで基準電
圧を積分した後、積分波形の傾きを手前の期間で
ある期間（t1−t3）の1/10の傾き（但し、正負は
反転する）にして、次の０クロス点まで積分を行
う。そして、時刻t3から０クロス点である時刻t4
までを計時する。この間のカウント結果は図に示
すように「５」であり、この結果と期間（t1−
t3）のカウント結果「４」とから、例えば４−
0.5＝3.5なる演算を行つて期間（t1−t2）の正し
いカウント値（計時結果）3.5を得る。
広く利用されている。ところで、多くの重量測定
装置はアナログ重量信号をデジタル信号に変換す
るアナログ−デジタル変換器（以下Ａ−Ｄ変換器
と称す）を内蔵しており、また、このＡ−Ｄ変換
器としては２重積分型のものが多い。しかし、２
重積分型Ａ−Ｄ変換器にはカウント誤差があるた
め、これを解決する手段として３重積分型Ａ−Ｄ
変換器が従来開発された。第１図はこの３重積分
型Ａ−Ｄ変換器における積分器の出力波形を示す
波形図である。この図に示すように３重積分型Ａ
−Ｄ変換は、まず、時刻０からt1の間（所定時
間）アナログ重量信号を積分し、時刻t1からt3ま
で基準電圧を積分する。また、時刻t1から図に○
内の数値で示すように積分時間のカウントがクロ
ツク信号に基づいて開始される。ところで、時刻
t2において積分出力波形が０をクロスするが、こ
の０クロスを検出するのは次のクロツクの立上り
であり、期間（t1−t2）のカウント結果は「４」
となる。しかしながら、期間（t1−t2）のカウン
ト結果は図に示すように「3.5」でなければなら
ず、この誤差が前述した２重積分（期間（０−
t2）の積分）においては発生していたわけであ
る。さて、３重積分においては時刻t3まで基準電
圧を積分した後、積分波形の傾きを手前の期間で
ある期間（t1−t3）の1/10の傾き（但し、正負は
反転する）にして、次の０クロス点まで積分を行
う。そして、時刻t3から０クロス点である時刻t4
までを計時する。この間のカウント結果は図に示
すように「５」であり、この結果と期間（t1−
t3）のカウント結果「４」とから、例えば４−
0.5＝3.5なる演算を行つて期間（t1−t2）の正し
いカウント値（計時結果）3.5を得る。
ところで、上述した３重積分型Ａ−Ｄ変換器を
用いる重量測定装置においては第３積分の開始点
の電圧（時刻t3の電圧）が小さく、しかも、第３
積分の傾きが小さいから積分器の出力波形が小さ
な初期値から極めてなだらかに０レベルに近づい
てゆき、このため、積分器出力の０クロスを検出
する比較器が高価な高精度の比較器でないと、０
クロス時刻が正確に検出できないという問題があ
つた。また、積分時間すなわちＡ−Ｄ変換時間が
長くかかるという欠点があつた。
用いる重量測定装置においては第３積分の開始点
の電圧（時刻t3の電圧）が小さく、しかも、第３
積分の傾きが小さいから積分器の出力波形が小さ
な初期値から極めてなだらかに０レベルに近づい
てゆき、このため、積分器出力の０クロスを検出
する比較器が高価な高精度の比較器でないと、０
クロス時刻が正確に検出できないという問題があ
つた。また、積分時間すなわちＡ−Ｄ変換時間が
長くかかるという欠点があつた。
この発明は上述した事情に鑑み、高価な高精度
の比較器を必要とせず、また、積分時間が短い重
量測定装置を提供するもので、アナログ重量信号
を積分する入力積分期間と、積分方向を反転する
とともに積分出力０レベルをクロスするまで所定
の傾きで基準電源を積分しこの積分期間を所定の
クロツクで計時する計時積分期間と、前記積分出
力が０レベルをクロスした後前記クロツクが所定
数計時するまで前記傾きのmn倍（ｍ、ｎは整数）
の傾きで基準電源を積分する高速積分期間と、前
記クロツクが所定数計時した後積分方向を反転す
るとともに積分出力が０レベルをクロスするまで
前記高速積分期間の積分値に基づいて前記計時積
分期間と絶対値が同一の傾きで積分しこの期間を
前記クロツクで計時する補正計時積分期間とを有
する切換積分手段と、前記計時積分期間、前記高
速積分期間および前記補正計時積分期間における
計時結果に基づき前記アナログ重量信号をデジタ
ル信号に変換する変換手段とを具備し、前記切換
積分手段は前記入力積分期間に続く前記計時積分
期間の動作終了後、前記高速積分期間と前記補正
計時積分期間の動作とを１回以上行うように構成
したものである。
の比較器を必要とせず、また、積分時間が短い重
量測定装置を提供するもので、アナログ重量信号
を積分する入力積分期間と、積分方向を反転する
とともに積分出力０レベルをクロスするまで所定
の傾きで基準電源を積分しこの積分期間を所定の
クロツクで計時する計時積分期間と、前記積分出
力が０レベルをクロスした後前記クロツクが所定
数計時するまで前記傾きのmn倍（ｍ、ｎは整数）
の傾きで基準電源を積分する高速積分期間と、前
記クロツクが所定数計時した後積分方向を反転す
るとともに積分出力が０レベルをクロスするまで
前記高速積分期間の積分値に基づいて前記計時積
分期間と絶対値が同一の傾きで積分しこの期間を
前記クロツクで計時する補正計時積分期間とを有
する切換積分手段と、前記計時積分期間、前記高
速積分期間および前記補正計時積分期間における
計時結果に基づき前記アナログ重量信号をデジタ
ル信号に変換する変換手段とを具備し、前記切換
積分手段は前記入力積分期間に続く前記計時積分
期間の動作終了後、前記高速積分期間と前記補正
計時積分期間の動作とを１回以上行うように構成
したものである。
以下図面を参照してこの発明の実施例について
説明する。
説明する。
第２図はこの発明の一実施例の構成を示すブロ
ツク図である。
ツク図である。
この図においてSW0〜SW3は各々アナログスイ
ツチであり、これらはコントロール回路３によつ
てON−OFF制御される。LDはロードセルであ
りその出力信号はアンプAMPで増幅され、この
アンプAMPの出力電圧Vx（アナログ重量信号）
がアナログスイツチSW0の端子ａに供給される。
１は演算増幅器であり、コンデンサC1、抵抗R1
（値r1）および抵抗R2（値r1／９）とで積分回路Ａ
を構成している。この場合、アナログスイツチ
SW1がONになると抵抗R1とR2が並列接続されて
積分回路Ａの時定数がr1C1からr1C1／10に、すなわ ち、1/10になる。R3〜R6は直列接続された抵抗
であり、抵抗R3の一端に定電圧VRが供給され、
抵抗R6の一端が接地されている。この抵抗R3〜
R6は定電圧VRを分圧して３種の基準電圧を作成
するもので、抵抗R3とR4の接続点からは基準電
圧Vaが、抵抗R4とR5の接続点からは基準電圧Vc
が、抵抗R5とR6の接続点からは基準電圧Va／10
が各々出力される。この場合、基準電圧Vcとア
ンプAMPの出力電圧VxとはVx＜Vcなる関係が
ある。基準電圧VaはアナログスイツチSW2を介
してアナログスイツチSW0の端子ｂに供給され、
基準電圧Vcは演算増幅器１の非反転入力端子お
よび比較器２の一方の入力端子に供給され、基準
電圧Va／10はアナログスイツチSW3を介して
SW0の端子ｂに供給される。比較器２は積分回路
Ａの出力電圧ｅと基準電圧Vcとを比較し、ｅ＞
Vcのときに“Ｈ”レベルの信号を、ｅ＜Vcのと
きに“Ｌ”レベルの信号をコントロール回路３に
供給する。４はクロツク発生回路であり、クロツ
ク信号CLKを発生してコントロール回路３へ供
給する。５は積分期間のカウント・補正演算等を
行うカウント演算回路であり、このカウント演算
回路５の前述したコントロール回路３の詳細は後
述する。
ツチであり、これらはコントロール回路３によつ
てON−OFF制御される。LDはロードセルであ
りその出力信号はアンプAMPで増幅され、この
アンプAMPの出力電圧Vx（アナログ重量信号）
がアナログスイツチSW0の端子ａに供給される。
１は演算増幅器であり、コンデンサC1、抵抗R1
（値r1）および抵抗R2（値r1／９）とで積分回路Ａ
を構成している。この場合、アナログスイツチ
SW1がONになると抵抗R1とR2が並列接続されて
積分回路Ａの時定数がr1C1からr1C1／10に、すなわ ち、1/10になる。R3〜R6は直列接続された抵抗
であり、抵抗R3の一端に定電圧VRが供給され、
抵抗R6の一端が接地されている。この抵抗R3〜
R6は定電圧VRを分圧して３種の基準電圧を作成
するもので、抵抗R3とR4の接続点からは基準電
圧Vaが、抵抗R4とR5の接続点からは基準電圧Vc
が、抵抗R5とR6の接続点からは基準電圧Va／10
が各々出力される。この場合、基準電圧Vcとア
ンプAMPの出力電圧VxとはVx＜Vcなる関係が
ある。基準電圧VaはアナログスイツチSW2を介
してアナログスイツチSW0の端子ｂに供給され、
基準電圧Vcは演算増幅器１の非反転入力端子お
よび比較器２の一方の入力端子に供給され、基準
電圧Va／10はアナログスイツチSW3を介して
SW0の端子ｂに供給される。比較器２は積分回路
Ａの出力電圧ｅと基準電圧Vcとを比較し、ｅ＞
Vcのときに“Ｈ”レベルの信号を、ｅ＜Vcのと
きに“Ｌ”レベルの信号をコントロール回路３に
供給する。４はクロツク発生回路であり、クロツ
ク信号CLKを発生してコントロール回路３へ供
給する。５は積分期間のカウント・補正演算等を
行うカウント演算回路であり、このカウント演算
回路５の前述したコントロール回路３の詳細は後
述する。
次に、上述した構成によるこの実施例の動作を
第２図、第３図を参照して説明する。なお、第３
図は第２図に示す積分回路Ａの出力信号波形を示
す波形図であり、第１図に対応する図である。
第２図、第３図を参照して説明する。なお、第３
図は第２図に示す積分回路Ａの出力信号波形を示
す波形図であり、第１図に対応する図である。
まず、コントロール回路３がアナログスイツチ
SW0を端子ａ側にし、他のアナログスイツチSW1
〜SW3をOFFにする。この結果、積分回路Ａが
電圧Vxを第３図の期間T1（入力積分期間）に示
すように積分してゆく。この場合、期間T1の時
間幅は予め設定されており、コントロール回路３
がクロツクCLKを所定数カウントする時間幅に
なつている。また、この期間T1における積分回
路Ａの出力電圧ｅは、基準電圧Vcを０レベルに
とると次式で示される。
SW0を端子ａ側にし、他のアナログスイツチSW1
〜SW3をOFFにする。この結果、積分回路Ａが
電圧Vxを第３図の期間T1（入力積分期間）に示
すように積分してゆく。この場合、期間T1の時
間幅は予め設定されており、コントロール回路３
がクロツクCLKを所定数カウントする時間幅に
なつている。また、この期間T1における積分回
路Ａの出力電圧ｅは、基準電圧Vcを０レベルに
とると次式で示される。
ｅ＝１／C1r1∫0 tVxdt ……(1)
そして、時刻t1において期間T1が終了すると、
コントロール回路３はアナログスイツチSW0を端
子ｂ側にし、SW2をONにする（SW1、SW3は
OFF）。この結果、積分回路Ａが第３図期間T2
（計時積分期間）に示すように、積分方向を反転
して基準電圧Vaを積分し、また、カウント演算
回路５がクロツクCLKに基づいてこの期間T2を
カウントしてゆく（第３図○内の数値参照）。こ
の期間T2における積分回路Ａの出力電圧ｅは次
式で示される。
コントロール回路３はアナログスイツチSW0を端
子ｂ側にし、SW2をONにする（SW1、SW3は
OFF）。この結果、積分回路Ａが第３図期間T2
（計時積分期間）に示すように、積分方向を反転
して基準電圧Vaを積分し、また、カウント演算
回路５がクロツクCLKに基づいてこの期間T2を
カウントしてゆく（第３図○内の数値参照）。こ
の期間T2における積分回路Ａの出力電圧ｅは次
式で示される。
ｅ＝−１／C1r1∫0 tVadt＋ex ……(2)
（但し、exは時刻t1におけるｅの値）
そして、時刻t2において出力電圧ｅが０レベル
をクロスすると、比較器２の出力信号が反転す
る。この比較器２の出力信号が反転すると、コン
トロール回路３がアナログスイツチSW1をONに
する（この時SW3のみがOFF）。この結果、積分
回路Ａはその時定数が１／10になり、第３図期間
T3（高速積分期間）に示すように基準電圧Vaを
高速で積分する。この期間T3における出力電圧
ｅは次式で示される。
をクロスすると、比較器２の出力信号が反転す
る。この比較器２の出力信号が反転すると、コン
トロール回路３がアナログスイツチSW1をONに
する（この時SW3のみがOFF）。この結果、積分
回路Ａはその時定数が１／10になり、第３図期間
T3（高速積分期間）に示すように基準電圧Vaを
高速で積分する。この期間T3における出力電圧
ｅは次式で示される。
ｅ＝−10／C1r1∫0 tVadt ……(3)
この期間T3は、この実施例においては比較器
２の出力信号が反転してから次のクロツクCLK
の立上りまでの期間であり、コントロール回路３
は時刻t3において次のクロツクCLKが供給される
と、アナログスイツチSW2をOFF、SW3をONに
し（SW1はONのまま）、高速積分を停止する。
一方、カウント演算回路５は時刻t3において、比
較器２の出力信号の反転を知り、前述した従来の
場合同様この時点で期間T2のカウントを終了す
る。したがつて、期間T2のカウント結果は「４」
となる（正しくは図に示すように「3.5」であ
る）。そして、カウント演算回路５はこのカウン
ト結果「４」を記憶する。そして、時刻t3におい
て、アナログスイツチSW1、SW3がON、SW2が
OFFになると、積分回路Ａは基準電圧Va／10の
積分を開始する。この基準電圧Va／10は第２図
に示すように基準電圧Vcに対して負であるから、
積分回路Ａは積分方向を反転して基準電圧Va／
10を積分する（第３図期間T4（補正計時積分期
間））また、時刻t3からカウント演算回路５が再
びカウント動作を開始する。この期間T4におけ
る出力電圧ｅは次式で示される。
２の出力信号が反転してから次のクロツクCLK
の立上りまでの期間であり、コントロール回路３
は時刻t3において次のクロツクCLKが供給される
と、アナログスイツチSW2をOFF、SW3をONに
し（SW1はONのまま）、高速積分を停止する。
一方、カウント演算回路５は時刻t3において、比
較器２の出力信号の反転を知り、前述した従来の
場合同様この時点で期間T2のカウントを終了す
る。したがつて、期間T2のカウント結果は「４」
となる（正しくは図に示すように「3.5」であ
る）。そして、カウント演算回路５はこのカウン
ト結果「４」を記憶する。そして、時刻t3におい
て、アナログスイツチSW1、SW3がON、SW2が
OFFになると、積分回路Ａは基準電圧Va／10の
積分を開始する。この基準電圧Va／10は第２図
に示すように基準電圧Vcに対して負であるから、
積分回路Ａは積分方向を反転して基準電圧Va／
10を積分する（第３図期間T4（補正計時積分期
間））また、時刻t3からカウント演算回路５が再
びカウント動作を開始する。この期間T4におけ
る出力電圧ｅは次式で示される。
ｅ＝10／C1r1∫0 tVa／10dt
＝１／C1r1∫0 tVadt ……(4)
この(4)式右辺は前述した(1)式右辺の符号を反転
したものであるから、期間T4における積分の傾
きは期間T2の傾きを反転させたものである。す
なわち、期間T2とT4における積分の傾きの絶対
値は等しい。このように、この実施例においては
補正計時積分期間T4の傾き（但し絶対値）は予
め定められる所定の傾きになつている。したがつ
て、補正計時積分期間T4の傾きは前述した従来
のものに較べて大きくなつている。そして、時刻
t4において積分回路Ａの出力電圧ｅが再び０レベ
ルをクロスすると、比較器２の出力信号が反転す
る。比較器２の出力信号が反転すると、カウント
演算回路５がカウント動作を終了し、このカウン
ト結果（この場合は図に示すように「５」）を記
憶する。次に、カウント演算回路５は以下に示す
演算を行う。
したものであるから、期間T4における積分の傾
きは期間T2の傾きを反転させたものである。す
なわち、期間T2とT4における積分の傾きの絶対
値は等しい。このように、この実施例においては
補正計時積分期間T4の傾き（但し絶対値）は予
め定められる所定の傾きになつている。したがつ
て、補正計時積分期間T4の傾きは前述した従来
のものに較べて大きくなつている。そして、時刻
t4において積分回路Ａの出力電圧ｅが再び０レベ
ルをクロスすると、比較器２の出力信号が反転す
る。比較器２の出力信号が反転すると、カウント
演算回路５がカウント動作を終了し、このカウン
ト結果（この場合は図に示すように「５」）を記
憶する。次に、カウント演算回路５は以下に示す
演算を行う。
10・CT2−CT4 ……(5)
（但し、CT2、CT4は各々期間T2、T4における
カウントと結果） この場合はCT2＝４、CT4＝５であるから(5)式
による演算結果は「35」となり、小数点位置の位
置合わせを行うと期間T2の正しい期間幅「3.5」
カウントに対応しているのが解る。そして、カウ
ント演算回路５は演算結果「35」をデジタル信号
に変換して外部回路に出力する。
カウントと結果） この場合はCT2＝４、CT4＝５であるから(5)式
による演算結果は「35」となり、小数点位置の位
置合わせを行うと期間T2の正しい期間幅「3.5」
カウントに対応しているのが解る。そして、カウ
ント演算回路５は演算結果「35」をデジタル信号
に変換して外部回路に出力する。
なお、この実施例においては高速積分期間を比
較器２の出力信号が反転してから次のクロツク
CLKが供給されるまでとしたが、この高速積分
期間を少し長くとつて、例えば比較器２の出力信
号が反転してから次の次のクロツクCLKが供給
されるまでとしてもよい。ただし、この場合のカ
ウント演算回路５の演算動作は前記(5)式ではなく
次式による。
較器２の出力信号が反転してから次のクロツク
CLKが供給されるまでとしたが、この高速積分
期間を少し長くとつて、例えば比較器２の出力信
号が反転してから次の次のクロツクCLKが供給
されるまでとしてもよい。ただし、この場合のカ
ウント演算回路５の演算動作は前記(5)式ではなく
次式による。
10・CT2−（CT4＋10）…… (6)
また、この実施例においては、第３図に示す期
間T4において積分出力波形が大きな初期値から
比較的大きな傾き０レベルに近づいてゆくので、
比較器２に特に高精度のものを用いなくとも、０
クロス時刻を正確に検出することができる。一
方、入力積分期間T1を1/10程度にすると、時刻t3
積分出力電圧は小さくなるが、Ａ−Ｄ変換精度が
前述した従来のもの程度で十分な場合はこのよう
にしてもよい。この場合は変換時間が短くなる利
点が得られる。
間T4において積分出力波形が大きな初期値から
比較的大きな傾き０レベルに近づいてゆくので、
比較器２に特に高精度のものを用いなくとも、０
クロス時刻を正確に検出することができる。一
方、入力積分期間T1を1/10程度にすると、時刻t3
積分出力電圧は小さくなるが、Ａ−Ｄ変換精度が
前述した従来のもの程度で十分な場合はこのよう
にしてもよい。この場合は変換時間が短くなる利
点が得られる。
また、この実施例においては４重積分の場合を
例にとつたが、高速積分期間、補正計時積分期間
の動作をさらに交互にくり返して６重積分、８重
積分……というように多重の積分を行つてもよ
い。６重積分および８重積分の際のカウント演算
回路５における演算を各々次式に示す。
例にとつたが、高速積分期間、補正計時積分期間
の動作をさらに交互にくり返して６重積分、８重
積分……というように多重の積分を行つてもよ
い。６重積分および８重積分の際のカウント演算
回路５における演算を各々次式に示す。
102・CT2−（10・CT4−CT6） ……(7)
103・CT2
−｛102・CT4−（10・CT6−CT8）｝ ……(8)
（但し、CT6、CT8は各々期間T6、T8における
カウント結果） この(7)、(8)式から解るように６重積分において
は２重積分の100倍、８重積分においては２重積
分の1000倍の精度となる。さらに、補正計時積分
期間においてバイナリーの変換を行う場合は、高
速積分期間の傾きがその手前の区間の傾きの２倍
となるようにすればよい。この場合のカウント演
算回路５における演算は４重積分回路では ２・CT2−CT4 ……(9) となり、６重積分回路では 22・CT2−（２・CT4−CT6） ……(10) となる。
カウント結果） この(7)、(8)式から解るように６重積分において
は２重積分の100倍、８重積分においては２重積
分の1000倍の精度となる。さらに、補正計時積分
期間においてバイナリーの変換を行う場合は、高
速積分期間の傾きがその手前の区間の傾きの２倍
となるようにすればよい。この場合のカウント演
算回路５における演算は４重積分回路では ２・CT2−CT4 ……(9) となり、６重積分回路では 22・CT2−（２・CT4−CT6） ……(10) となる。
またさらに、１回目もしくはそれ以降の高速積
分期間の傾きをその手前の区間の傾きの102倍、
103倍（あるいは22倍、23倍）としてもよい。例
えば１回目の高速積分期間の傾きを102倍にする
と、４重積分において２重積分の100倍の精度を
得ることができる。
分期間の傾きをその手前の区間の傾きの102倍、
103倍（あるいは22倍、23倍）としてもよい。例
えば１回目の高速積分期間の傾きを102倍にする
と、４重積分において２重積分の100倍の精度を
得ることができる。
以上説明したようにこの発明によれば、アナロ
グ重量信号を積分する入力積分期間と、積分方向
を反転するとともに積分出力が０レベルをクロス
するまで所定の傾きで基準電源を積分しこの積分
期間を所定のクロツクで計時する計時積分期間
と、前記積分出力が０レベルをクロスした後前記
クロツクが所定数計時するまで前記傾きのmn倍
（ｍ、ｎは整数）の傾きで基準電源を積分する高
速積分期間と、前記クロツクが所定数計時した後
積分方向を反転するとともに積分出力が０レベル
をクロスするまで前記高速積分期間の積分値に基
づいて前記計時積分期間と絶対値が同一の傾きで
積分しこの期間を前記クロツクで計時する補正計
時積分期間とを有する切換積分手段と、前記計時
積分期間、前記高速積分期間および前記補正計時
積分期間における計時結果に基づき前記アナログ
重量信号をデジタル信号に変換する変換手段とを
具備し、前記切換積分手段は前記入力積分期間に
続く前記計時積分期間の動作終了後、前記高速積
分期間と前記補正計時積分期間の動作とを１回以
上行うように構成したので、精度の高い高価な比
較器を用いることなく、高い変換精度を得ること
ができ、また、変換時間を短縮し得る利点が得ら
れる。
グ重量信号を積分する入力積分期間と、積分方向
を反転するとともに積分出力が０レベルをクロス
するまで所定の傾きで基準電源を積分しこの積分
期間を所定のクロツクで計時する計時積分期間
と、前記積分出力が０レベルをクロスした後前記
クロツクが所定数計時するまで前記傾きのmn倍
（ｍ、ｎは整数）の傾きで基準電源を積分する高
速積分期間と、前記クロツクが所定数計時した後
積分方向を反転するとともに積分出力が０レベル
をクロスするまで前記高速積分期間の積分値に基
づいて前記計時積分期間と絶対値が同一の傾きで
積分しこの期間を前記クロツクで計時する補正計
時積分期間とを有する切換積分手段と、前記計時
積分期間、前記高速積分期間および前記補正計時
積分期間における計時結果に基づき前記アナログ
重量信号をデジタル信号に変換する変換手段とを
具備し、前記切換積分手段は前記入力積分期間に
続く前記計時積分期間の動作終了後、前記高速積
分期間と前記補正計時積分期間の動作とを１回以
上行うように構成したので、精度の高い高価な比
較器を用いることなく、高い変換精度を得ること
ができ、また、変換時間を短縮し得る利点が得ら
れる。
第１図は従来の３重積分型Ａ−Ｄ変換器におけ
る積分器の出力波形を示す波形図、第２図はこの
発明の一実施例の構成を示すブロツク図、第３図
は第２図に示す積分回路Ａの出力波形を示す波形
図である。 ２……比較器（切換積分手段）、３……コント
ロール回路（切換積分手段）、４……クロツク発
生回路（切換積分手段）、５……カウント演算回
路（切換積分手段；変換手段）、Ａ……積分回路
（切換積分手段）、SW0〜SW1〜SW3……アナログ
スイツチ（切換積分手段）、T1……期間（入力積
分期間）、T2……期間（計時積分期間）、T3……
期間（高速積分期間）、T4……期間（補正計時積
分期間）。
る積分器の出力波形を示す波形図、第２図はこの
発明の一実施例の構成を示すブロツク図、第３図
は第２図に示す積分回路Ａの出力波形を示す波形
図である。 ２……比較器（切換積分手段）、３……コント
ロール回路（切換積分手段）、４……クロツク発
生回路（切換積分手段）、５……カウント演算回
路（切換積分手段；変換手段）、Ａ……積分回路
（切換積分手段）、SW0〜SW1〜SW3……アナログ
スイツチ（切換積分手段）、T1……期間（入力積
分期間）、T2……期間（計時積分期間）、T3……
期間（高速積分期間）、T4……期間（補正計時積
分期間）。
Claims (1)
- １ アナログ重量信号を積分する入力積分期間
と、積分方向を反転するとともに積分出力が０レ
ベルをクロスするまで所定の傾きで基準電源を積
分しこの積分期間を所定のクロツクで計時する計
時積分期間と、前記積分出力が０レベルをクロス
した後前記クロツクが所定数計時するまで前記傾
きのmn倍（ｍ、ｎは整数）の傾きで基準電源を
積分する高速積分期間と、前記クロツクが所定数
計時した後積分方向を反転するとともに積分出力
が０レベルをクロスするまで前記高速積分期間の
積分値に基づいて前記計時積分期間と絶対値が同
一の傾きで積分しこの期間を前記クロツクで計時
する補正計時積分期間とを有する切換積分手段
と、前記計時積分期間、前記高速積分期間および
前記補正計時積分期間における計時結果に基づき
前記アナログ重量信号をデジタル信号に変換する
変換手段とを具備し、前記切換積分手段は前記入
力積分期間に続く前記計時積分期間の動作終了
後、前記高速積分期間と前記補正計時積分期間の
動作とを１回以上行うことを特徴とする重量測定
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15129582A JPS5940215A (ja) | 1982-08-31 | 1982-08-31 | 重量測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15129582A JPS5940215A (ja) | 1982-08-31 | 1982-08-31 | 重量測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5940215A JPS5940215A (ja) | 1984-03-05 |
| JPH0331205B2 true JPH0331205B2 (ja) | 1991-05-02 |
Family
ID=15515555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15129582A Granted JPS5940215A (ja) | 1982-08-31 | 1982-08-31 | 重量測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940215A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4928069B2 (ja) * | 2004-06-07 | 2012-05-09 | キヤノン株式会社 | 撮像装置及び撮像システム |
| JP2008154291A (ja) * | 2008-03-17 | 2008-07-03 | Canon Inc | 撮像装置及び撮像システム |
-
1982
- 1982-08-31 JP JP15129582A patent/JPS5940215A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5940215A (ja) | 1984-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4939520A (en) | Analog to digital converter using an integrator having a partially controlled output signal | |
| JPH0331205B2 (ja) | ||
| JPS6255735B2 (ja) | ||
| EP0238646B1 (en) | Dual slope converter with large apparent integrator swing | |
| JPS62185174A (ja) | 電子式電力量計 | |
| JPH02246622A (ja) | 多重積分型ａ／ｄ変換装置 | |
| RU2176089C1 (ru) | Способ бесконтактного цифрового измерения электрического тока и устройство его реализации | |
| SU855534A1 (ru) | Устройство дл измерени сопротивлени посто нному току | |
| SU1762245A1 (ru) | Способ электрических измерений с применением параметрического мостового преобразовател | |
| JPH09205367A (ja) | 積分型ａ／ｄ変換方法 | |
| JPS6042530Y2 (ja) | アナログ・ディジタル変換装置 | |
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ | |
| JPS6022679Y2 (ja) | Ｄ／ａコンバ−タ | |
| JPH057781Y2 (ja) | ||
| JPS58105382A (ja) | 積分回路 | |
| SU1547058A1 (ru) | Устройство дл измерени дифференциальной нелинейности цифроаналоговых преобразователей | |
| JPS5837898A (ja) | ピ−クホ−ルド回路 | |
| JPH0695642B2 (ja) | 帰還パルス幅変調方式ａ／ｄ変換方法 | |
| SU1441323A2 (ru) | Цифровой вольтметр | |
| SU752370A1 (ru) | Логарифмический аналого-цифровой преобразователь | |
| JPH065226U (ja) | アナログ／ディジタル変換器 | |
| JPH025051B2 (ja) | ||
| JPS5948572B2 (ja) | アナログデジタル変換装置 | |
| SU1383474A1 (ru) | Частотно-импульсное устройство преобразовани сигнала с мостового датчика | |
| JP3829064B2 (ja) | 静電容量型センサ |