JPH065226U - アナログ／ディジタル変換器 - Google Patents

Abstract

(57)【要約】 【目的】 構成が簡単で、操作が容易なＡ／Ｄコンバ−
タを提供する。 【構成】 演算増幅器６の入力端は、入力抵抗器２を介
して電源１に、入力抵抗器５を介してスイッチ３および
スイッチ４にそれぞれ接続されている。スイッチ３はＣ
ＰＵ１０の指示信号により入力抵抗器５と基準電圧Ｖ_A
とを接続し、スイッチ４はＣＰＵ１０の指示信号をイン
バータ９により反転した反転指示信号により入力抵抗器
５と基準電圧Ｖ_B とを接続する。演算増幅器６の出力端
はコンパレータ８の入力端に接続され、コンパレータ８
の出力端をＣＰＵ１０の信号入力端に接続されている。
ＣＰＵ１０のデータバス１５はレジスタ１３，１４の各
データ出力端に接続され、レジスタ１３，１４の各デー
タ入力端はカウンタ１２のデータ出力端にそれぞれ接続
されている。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、アナログ／ディジタル変換器（以下Ａ／Ｄコンバータと記す）に関 する。

【０００２】

【従来の技術】

図７はＡ／Ｄコンバータの従来例を示す回路図である。演算増幅器１１４の非 反転入力端は−４Ｖの図示しない電源に接続されている。演算増幅器１１４の反 転入力端は、入力抵抗器１１３およびスイッチ１１２を介して電圧Ｖ_in（−４Ｖ ＜Ｖ_in＜＋４Ｖ）を出力するアナログ信号源としての電源１１１に、入力抵抗器 １２０およびスイッチ１１９を介して−８Ｖの基準電圧Ｖ_ref を出力する図示し ない基準電圧源に、入力抵抗器１２２およびスイッチ１２１を介してアースにそ れぞれ接続されている。入力抵抗器１１３、演算増幅器１１４および帰還コンデ ンサ１１５で積分器が構成されている。演算増幅器１１４の出力端は、帰還コン デンサ１１５を介して演算増幅器１１４の反転入力端に接続されているとともに 、コンパレータ１１６の非反転入力端に接続されている。コンパレータ１１６の 反転入力端は接地されている。コンパレータ１１６の出力端は、帰還抵抗器１１ ８およびスイッチ１１７を介して演算増幅器１１４の反転入力端に接続されてい るとともに、ＣＰＵ１２３の信号入力端に接続されている。ＣＰＵ１２３のデー タバス１２６は、オシレータ１２４のクロック信号をカウントするカウンタ１２ ５のデータ出力端に接続されている。スイッチ１１２，１１７，１１９，１２１ はそれぞれ独立にＣＰＵ１２３に制御されている。

【０００３】 この従来例の動作を説明する。初期状態では、スイッチ１１７はオン、スイッ チ１１２，１１９，１２１はオフになっている。ＣＰＵ１２３は、この状態から スイッチ１１７をオフにするとともにスイッチ１１２をオンにして、演算増幅器 １１４により電源１１１の電圧Ｖ_inを積分する。一定時間後、演算増幅器１１４ の出力値がプラスであれば、ＣＰＵ１２３は全体の動作を停止する。演算増幅器 １１４の出力値がマイナスであれば、ＣＰＵ１２３は、スイッチ１１９をオンに し、演算増幅器１１４の出力値がプラスに反転するまで−８Ｖの基準電圧Ｖ_ref を印加し、スイッチ１１９をオンにした時間を計測する。ＣＰＵ１２３は、この 反転と同時にスイッチ１１９をオフにし、上記一定時間後、再びスイッチ１１９ をオンにして、演算増幅器１１４の出力値が反転するまでの時間を計測する。演 算増幅器１１４の出力値の極性は、演算増幅器１１４の出力端に接続されたコン パレータ１１６の出力によって判定される。ＣＰＵ１２３は、このスイッチ１１ ９をオン／オフさせる制御をあらかじめ定められた入力積分時間にわたって繰り 返し、入力積分時間が終了するとスイッチ１１２をオフにする。さらに演算増幅 器１１４の出力の極性がプラスに反転するまでスイッチ１１９をオンにし、オン ／オフ制御による積分動作を終了する。ＣＰＵ１２３は、スイッチ１１９のオン の間の合計時間を時間Ｔ₂ とする。演算増幅器１１４の出力は、ＣＰＵ１２３お よびカウンタ１２５のタイムラグにより若干プラスに行き過ぎる。ＣＰＵ１２３ は、演算増幅器１１４に流れる電流の一定倍率（例えば１／１００）の電流で行 き過ぎの電流を補正するために、演算増幅器１１４の極性が反転するまでの時間 Ｔ₃ だけスイッチ１２１をオンにして、上記一定倍率の電流を積分する。

【０００４】 このＡ／ＤコンバータによるＡ／Ｄ変換データＳは、上記時間Ｔ₂ 、Ｔ₃ を用 いて次の式により得られる。

【０００５】 Ｓ＝｛Ｔ₂ −（１／１００）・Ｔ₃ ｝・Ｋ ただし、Ｋは回路によって定まる系数である。積分動作が終了したら、次の入 力電圧Ｖ_inまたは基準電圧Ｖ_ref の積分を開始するまでスイッチ１１７をオン、 他のスイッチ１１２，１１９，１２１をオフにして初期状態に保つ。

【０００６】

【考案が解決しようとする課題】

上述した従来のＡ／Ｄコンバータは、独立に制御されるスイッチが少なくとも ４個必要であるため、構成が複雑となる。各入力抵抗器の比（例えば１対１／１ ００）の校正が必要であるとともに、Ａ／Ｄ変換の結果を積分時間毎に補正する 必要があり、操作が複雑である。

【０００７】 本考案の目的は、構成が簡単で、操作が容易なＡ／Ｄコンバータを提供するこ とにある。

【０００８】

【課題を解決するための手段】

本考案のＡ／Ｄコンバータは、定電圧を出力する第１の基準電圧源と、前記第 １の基準電圧源と異極性の定電圧を出力する第２の基準電圧源と、第１および第 ２のスイッチと、アナログ信号源が接続されるアナログ信号入力端、第１のスイ ッチを介して第１の基準電圧源が接続される第１の基準電圧入力端、および第２ のスイッチを介して第２の基準電圧源が接続される第２の基準電圧入力端を有す る積分器と、第１のスイッチを一定時間オンにした後、前記積分器の出力が所定 の電圧になるまで第２のスイッチをオンにする制御部と、第１および第２のスイ ッチのオン時間を計測し、計測結果をディジタル出力する計測部とを具備し、前 記制御部は、第１のスイッチを一定時間オンにした後、前記積分器の出力が所定 の電圧になるまで第２のスイッチをオンにするオン／オフ制御を繰り返し行うも のであり、前記計測部は、前記オン／オフ制御の周期を計測するものである。

【０００９】

【作用】

第１のスイッチを一定時間オンにして第１の基準電圧源の出力をアナログ信号 源の出力とともに積分し、次に演算増幅器の出力が所定の電圧になるまで第２の スイッチをオンにして第２の基準電圧源の出力をアナログ信号源の出力とともに 積分する。上記動作１回を１サイクルとしたとき、このサイクルに要する時間（ 以下サイクル時間という）は、アナログ信号源の出力に応じた値をとるので、こ のサイクル時間をディジタルで計測すればＡ／Ｄ変換をすることができる。その 際、アナログ信号源と演算増幅器を切り離さないので、スイッチがなく、また、 各入力抵抗器を独立に設ける必要がないので、比の校正をする必要がない。

【００１０】

【実施例】 次に、本考案の実施例について図面を参照して説明する。図１は本考案の第１ の実施例としての測定器を示す回路図、図２は本実施例の動作を示すタイミング チャート、図３は本実施例のゼロ校正時の時間と電圧の関係を示す説明図、図４ は本実施例のフルスケール校正時の時間と電圧の関係を示す説明図、図５は本実 施例の測定時の時間と電圧の関係を示す説明図である。

【００１１】 演算増幅器６の非反転入力端は接地されており、この演算増幅器６の反転入力 端は、入力抵抗器２を介して入力電圧Ｖ_in（−４Ｖ＜Ｖ_in＜＋４Ｖ）を出力する アナログ信号源（測定対象）としての電源１に、入力抵抗器５を介してスイッチ ３およびスイッチ４にそれぞれ接続されている。スイッチ３はＣＰＵ１０の指示 信号により入力抵抗器５と＋４Ｖの基準電圧Ｖ_A を出力する図示しない第１の基 準電圧源とを接続し、スイッチ４はＣＰＵ１０の指示信号をインバータ９により 反転した反転指示信号により入力抵抗器５と−４Ｖの基準電圧Ｖ_Bを出力する図 示しない第２の基準電圧源とを接続する。演算増幅器６の出力端は、帰還コンデ ンサ７を介して演算増幅器６の反転入力端に接続されているとともに、演算増幅 器で構成されるコンパレータ８の非反転入力端に接続されており、コンパレータ ８の反転入力端は接地されている。コンパレータ８の出力端はＣＰＵ１０の信号 入力端に接続されており、ＣＰＵ１０のデータバス１５はレジスタ１３，１４の 各データ出力端に接続されている。レジスタ１３，１４の各データ入力端は、オ シレータ１１のクロック信号をカウントするカウンタ１２のデータ出力端にそれ ぞれ接続されている。

【００１２】 次に、本実施例の動作について説明する。まずＣＰＵ１０は、スイッチ３をオ ンにして、入力電圧Ｖ_inと基準電圧Ｖ_A （Ｙ点の電圧）を加算した電圧を演算増 幅器６によりにより一定時間Ｔ_S だけ積分する。その後、スイッチ３をオフにし 、同時にスイッチ４をオンにして、入力電圧Ｖ_inと基準電圧Ｖ_B （Ｙ点の電圧） を加算した電圧を演算増幅器６の出力電圧（Ｘ点の電圧）がゼロになるまで演算 増幅６により積分する。この動作１回を１サイクル動作（時間Ｔ_X ）とする。こ のサイクル動作を設定時間の間繰り返し、設定時間が経過した後、最初にＡ点の 電圧がゼロになった時点で積分動作を終了する。カウンタ１２は、積分の開始時 間ｔ₁ と終了時間ｔ₂ を計数し、各々の値をレジスタ１３，１４にそれぞれ格納 する。また、ＣＰＵ１０は、コンパレータ８の出力を判定して、積分時間（ｔ₂ −ｔ₁ ）中のサイクル数を計数する。ＣＰＵ１０は、キャリブレーション（校正 ）時に設定されるゼロ・フルスケール入力時の校正データを基準値として表示値 または演算データがディジタル出力する。

【００１３】 本実施例では、サイクル数を増やすことにより分解能を上げることができる。 また、積分時間を長くすることでも分解能を上げることができる。本実施例では 、基準電圧Ｖ_A ，Ｖ_B を演算増幅器６の反転入力端に入力するようにしているが 、図６に示すように、演算増幅器６の非反転入力端に入力するようにしてもよい 。

【００１４】 次に、本実施例における校正および測定の方法について説明する。 １．ゼロ校正 入力電圧Ｖ_inをゼロにする。スイッチ３をオン（スイッチ４はオフ）にして時 間Ｔ_S だけ積分する。次にスイッチ４をオン（スイッチ３はオフ）にして演算増 幅器６の出力電圧がゼロになるまで積分し、１サイクル動作を終了する。１サイ クル動作時間Ｔ_O は積分時間（ｔ₂ −ｔ₁ ）とサイクル動作数によって求められ る。図３に示す時間と電圧（電荷量）との関係から、基準電圧Ｖ_A と基準電圧Ｖ _B の比ｋが次式に示すように求められる。

【００１５】 Ｖ_A ・Ｔ_S ＝Ｖ_B ・（Ｔ_O −Ｔ_S ） Ｖ_A ／Ｖ_B ＝（Ｔ_O −Ｔ_S ）／Ｔ_S ≡ｋ Ｖ_A ＝ｋ・Ｖ_B ２．フルスケール校正 入力電圧Ｖ_inをフルスケール（Ｖ_S ）にする。ゼロ校正と同様に積分を行う。 １サイクル動作時間Ｔ_FSは積分時間（ｔ₂ −ｔ₁ ）とサイクル動作数によって求 められる。図４に示す時間と電圧（電荷量）との関係から、基準電圧Ｖ_B が次式 に示すように求められる。

【００１６】 Ｖ_S ・Ｔ_FS＋Ｖ_A ・Ｔ_S ＝Ｖ_B ・（Ｔ_FS−Ｔ_S ） Ｖ_S ＝｛Ｖ_B ・（Ｔ_FS−Ｔ_S ）−Ｖ_A ・Ｔ_S ｝／Ｔ_FS ＝｛Ｖ_B ・（Ｔ_FS−Ｔ_S ）−ｋ・Ｖ_B ・Ｔ_S ｝／Ｔ_FS ＝Ｖ_B ・｛Ｔ_FS−Ｔ_S ・（１＋ｋ）｝／Ｔ_FS Ｖ_B ＝｛Ｔ_FS−Ｔ_S ・（１＋ｋ）｝／（Ｔ_FS・Ｖ_S ） ３．測定 フルスケール校正と同様に積分動作を行う。１サイクル動作時間Ｔ_X は積分時 間（ｔ₂ −ｔ₁ ）とサイクル動作数によって求められる。図５に示す時間と電圧 （電荷量）との関係から、入力電圧Ｖ_inが次式に示すように求められる。

【００１７】 Ｖ_in・Ｔ_X ＋Ｖ_A ・Ｔ_S ＝Ｖ_B （Ｔ_X −Ｔ_S ） Ｖ_in＝｛Ｖ_B ・（Ｔ_X −Ｔ_S ）−Ｖ_A ・Ｔ_S ｝／Ｔ_X ＝Ｖ_B −（Ｖ_B ＋Ｖ_A ）・（Ｔ_S ／Ｔ_X ） ＝Ｖ_B ・｛１−（１＋ｋ）・（Ｔ_S ／Ｔ_X ）｝

【００１８】

【考案の効果】

以上説明したように本考案は、第１の基準電圧源と第２の基準電圧源の各出力 をアナログ信号源の出力とともに積分してそのサイクル動作時間を計測すること により、以下に示す効果がある。 １．スイッチが少なく構成が簡単である。 ２．各入力抵抗器の比を校正する必要がない。 ３．Ａ／Ｄ変換値を積分時間毎に補正することなく求めることができ、操作が容 易になる。 ４．サイクル動作を繰り返し行うことにより、ノイズ等の影響を軽減できるので 、より高精度なＡ／Ｄ変換が可能になる。

【図面の簡単な説明】

【図１】本考案のＡ／Ｄコンバータ第１の実施例を示す
回路図である。

【図２】第１の実施例の動作を示すタイミングチャート
である。

【図３】第１の実施例のゼロ校正時の時間と電圧の関係
を示す説明図である。

【図４】第１の実施例のフルスケール校正時の時間と電
圧の関係を示す説明図である。

【図５】第１の実施例の測定時の時間と電圧の関係を示
す説明図である。

【図６】本考案のＡ／Ｄコンバータの第２の実施例を示
す回路図である。

【図７】Ａ／Ｄコンバータの従来例を示す回路図であ
る。

【符号の説明】

１ 電源 ２，５ 抵抗器 ３，４ スイッチ ６ 演算増幅器 ７ コンデンサ ８ コンパレ−タ ９ インバ−タ １０ ＣＰＵ １１ オシレ−タ １２ カウンタ １３，１４ レジスタ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 定電圧を出力する第１の基準電圧源と、 前記第１の基準電圧源と異極性の定電圧を出力する第２
   の基準電圧源と、 第１および第２のスイッチと、 アナログ信号源が接続されるアナログ信号入力端、第１
   のスイッチを介して第１の基準電圧源が接続される第１
   の基準電圧入力端、および第２のスイッチを介して第２
   の基準電圧源が接続される第２の基準電圧入力端を有す
   る積分器と、 第１のスイッチを一定時間オンにした後、前記積分器の
   出力が所定の電圧になるまで第２のスイッチをオンにす
   る制御部と、 第１および第２のスイッチのオン時間を計測し、計測結
   果をディジタル出力する計測部とを具備し、 前記制御部は、第１のスイッチを一定時間オンにした
   後、前記積分器の出力が所定の電圧になるまで第２のス
   イッチをオンにするオン／オフ制御を繰り返し行うもの
   であり、前記計測部は、前記オン／オフ制御の周期をあ
   らかじめ定められた期間で計測するものであるアナログ
   ／ディジタル変換器。