JPH0332027A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　　要〕 本発明はバイポーラトランジスタ等の半導体装置におい
て、ベース拡散層の不純物の熱拡散時間を短くしベース
拡散層の不純物濃度を低くすると共に、上記熱処理によ
り半導体基板からエピタキシャル層への不純物のはい上
がりを小さくするものである。上記のように処理するこ
とによりバイポーラトランジスタ等の半導体装置のエピ
タキシャル層の層厚を薄くしエミッタ接地電流増巾率（
以下ｈｒｔで示す）を大きくしエミッターコレクタ（ソ
ース−ドレイン）間、及びベース−エミッタ間（ゲート
−ソース）間の耐圧を高く保持するものである。

〔産業上の利用分野〕

本発明は半導体装置の製造方法に係り、特に素子の同一
主面上に少なくともベース電極（もしくはゲート電極）
、エミッタ電極（もしくはソース電極）を有するバイポ
ーラトランジスタ、静電薄膜トランジスタ（ＳＩＴ）、
接合電界効果トランジスタ（Ｊ−ＦＥＴ）等の半導体装
置の製造方法に関する。

〔従来の技術〕

半導体装置の製造方法として、例えばバイポーラトラン
ジスタ、Ｊ−ＦＥＴ等の製造にはプレーナ技術が広く用
いられている。第３図（ａ）〜（Ｃ）はこの技術にもと
す〈従来のＰＮＰ形のバイポーラトランジスタの製造工
程を簡単に説明する図である。

先ず、同図（ａ）に示すようにＰ゛型シリコンベース１
上にＰ−型のエピタキシャル層２を気相成長させリン等
のｎ形不純物を１０００°Ｃ−１２００°Ｃで長時間（
例えば８０時間）熱拡散し、ベース拡散層３を形成する
（尚、ここでＰ・やＰ−の記号の中で十の記号は不純物
の濃度が高いことを示し、−の記号は不純物濃度が低い
ことを示す）。次に同図（ｂ）に示すようにベース拡散
層３にホウ素等のＰ形不純物を１０００℃〜工２００°
Ｃで約１時間熱拡散し、エミッタ拡散層４を形成する。

その後、高温の雰囲気中で絶縁膜を形成し、同図（Ｃ）
に示すようにこの絶縁膜５にフォトリソを行い開口部に
アルミニューム等の金属材料を蒸着させベース電極６、
工ξツタ電極７を形成する。尚、同図のＰ゛型シリコン
ベース１はコレクタに対応する。

上述のようにして製造されたバイポーラトランジスタの
不純物濃度分布を第４図に示す。尚、同図の横軸は深さ
を示し、第３図（Ｃ）に示すＡ方向に対応する。同図に
おいて、分布Ｂはエミッタ拡散層４内に拡散されたＰ形
不純物の濃度分布を示し、分布Ｃはベース拡散層３内に
拡散されたＮ形不純物の濃度分布を示す。また、分布り
はＰ−形エピタキシャルＮ２内のＰ形不純物の濃度分布
を示す。

〔発明が解決しようとする課題〕

上記のように、従来の製造工程により製造されたバイポ
ーラトランジスタは上記のような（第４図に示す）不純
物の濃度分布を有するが、この分布の中で、特に分布り
はＰ−形エピタキシャル層２を気相成長させる際のＰ形
不純物の濃度分布と異なる。すなわち、Ｐ−形エピタキ
シャルＮ２が形成された直後の不純物濃度分布は同図に
一点鎖線で示すように低レベルの直線的な特性である力
く、前述のベース拡散層３及びエミッタ拡散層４を形成
する際の熱拡散処理による１０００°Ｃ〜１２００°Ｃ
の熱によりＰ形不純物濃度の高いＰ°形シリコンベース
１内のＰ形不純物がＰ−形エピタキシャル層２を厚く形
成しなければならない。このことは、ベース拡散層３を
形成する時には上記のように長時間熱拡散処理を行う為
特にその原因となっている。

この為、Ｐ′形シリコンベース１　（コレクタ）とエミ
ッタ拡散層４（エミツタ）間の所定耐圧の確保の為には
Ｐ−形エピタキシャル層２の形成度を広くしなければな
らない。すなわち、゛はい上す°゛の為Ｐ９形シリコン
ベース１に近いＰ−形エピタキシャルＮ２内に高濃度の
不純物が含まれる為第４図に示す巾り＋分Ｐ−形エピタ
キシヤル層２の巾を大きくとらなければならない。

また、従来の製造方法によればｎ形不純物の拡散によっ
て生じたベース拡散層３内の不純物濃度が高い為、小電
流域でのｈＦＥが小さい、又、高電流を流す場合にはベ
ース拡散層３の実効ベース巾（ｗｂ）がＰ−形エピタキ
シャル層２側へ延び長くなりｈＦＥと上記ｗｂははい上
がり部りをも含み、する。また、ベース拡散層３内の不
純物濃度が高い為ベース−エミッタ間の耐圧も低下する
。

〔課題を解決するための手段］ 本発明の半導体装置の製造方法は半導体基板９上にエピ
タキシャル層１０を形成する工程と、該エピタキシャル
層１０に不純物を短時間の熱拡散処理により拡散しベー
ス拡散層１１を形成する工程と、前記エピタキシャル層
ＩＯ及びベース拡散層１１上に低濃度のエピタキシャル
［１２を形成する工程と、該ベース拡散層１１上に不純
物を熱拡散し前記ベース拡散層１１上にエミッタ拡散層
１４を形成する工程と、該半導体装置表面上に酸化膜を
形成し該酸化膜をエツチングすることにより開口を設け
前記高不純物濃度ベース拡散層及び工５ツタ拡散層に電
極を形成する工程とを行うことを特徴とする半導体装置
の製造方法。

〔作　　　用〕

半導体基板にエピタキシャル層を形成した後ベース拡散
層をエピタキシャル層に形成する際不純物を熱拡散する
時間を短時間としベース拡散層１１の不純物総量を少な
くすると共に、短時間の熱処理により半導体基＋、Ｉ　
９内の不純物が上記エピタキシャル層１０にはい上るこ
とを防止し、さらにベースｔｆｊＪｉＦＪ　１１の形成
においてベース拡散層ｌｌ上に形成されるエピタキシャ
ル層１２への上方拡散を利用するものである。このこと
により、半導体装置のエミッターコレクタ（又は、ソー
ス−ドレイン）間の耐圧、及びベース−エミッタ（又は
ゲート−ソース）間の耐圧を高く保持すると共にエピタ
キシャルＮ１０の層厚を薄く形成し、ｈＦｔを向上する
ものである。

〔発明の実施例〕

以下、本発明の一実施例について図面を参照しながら説
明する。

第１図（ａ）〜（ｅ）は本実施例の半導体装置の製造工
程を示し、本実施例はＰＮＰ形のバイポーラトランジス
タの製造工程を示すものである。先ず、同図（ａ）に示
すようにＰ゛形のシリコン単結晶のつ工−ハであるＰ゛
形シリコン基板９の表面に気相成長法により所望の耐圧
に従った厚さのＰ−形エピタキシャル層ＩＯを形成する
。さらに、このＰ−形エピタキシャル層１０に約１００
０″Ｃ〜１２００’Ｃでｎ形不純物を熱拡散させベース
拡散層１１を形成する。この時熱拡散する時間は約３０
時間程度以上であり、従来に比べて半分以下の時間であ
る。この為、Ｐ−形エピタキシャル層１０表面からＰ形
エピタキシヤル層１０内部に拡散する不純物量は少なく
おさえられる。

次に同図（ｂ）に示すようにベース拡散Ｎ１１及びＰ−
形エピタキシャル１ｉ１１０の表面にさらに気相成長法
によりＰ−形エピタキシヤル層１２を形成する。尚、こ
の時上記ベース拡散層ｌｌ上に形成されるＰ−形エピタ
キシャル層１２の層厚は後述する熱処理によりベース拡
散Ｎ１１内の不純物が更に拡散しこの拡散がＰ−形エピ
タキシャル層１２の上面にまで達することができる厚さ
である。

次に、同図（Ｃ）に示すようにＰ−形エピタキシャル層
１２の表面から同じくｎ形不純物を熱拡散する。この為
、ベース拡散層１１の両端には再度ｎ型不純物が拡散さ
れる為、この部分は高濃度のＮ・ベース拡散Ｎ１３が形
成され、このＮ゛゛ベース拡散層１１濃度はＩ　Ｘ　１
０　”ｃｍ−’以上の不純物濃度である。

次に、同図（ｄ）に示すように、上記熱処理により完全
にＰ−形エピタキシヤルＮ１０の上面まで達したベース
拡散層１１の上面にＰ形不純物を熱拡散し、ベース拡散
層１１内にエミッタ拡散層１４を形成する。尚、この時
のエミッタ拡散層１４の不純物濃度はｌＸＩＯ２０〜Ｉ
　Ｘ　１０　”ｃｍ−３の高濃度である。また、この時
のエミッタ拡散層１４の層厚は１μ臘であり、エミッタ
拡散１ｉ１４とＰ−形エピタキシャル層１０の間のベー
ス拡散層１１′の層厚は１μｍである。

次に、同図（ｅ）に示すように酸化雰囲気中で表面に酸
化膜（絶縁膜１５）を形成し、フォトエツチング法によ
り、上記Ｎ゛゛ベース拡散層１１びエミッタ拡散層１４
上に開口を設ける。続いてベース・エミッタ電極となる
金属を全面に成膜させた後フォトレジストをマスクにし
てパターンを形成し、不要部をエツチングすることによ
りベース電極１６及び工ξツタ電極１７を形成する。

第２図は以上工程により製造されるバイポーラトランジ
スタ内の不純物濃度を深さ方向（Ａ’力方向に対して示
した図である。尚、同図では不純物濃度を詳しく説明す
る為、従来の第４図に比べて深さ方向の巾を長く示して
いる。また、第２図に示す■、［相］、■、＠、■、■
は深さ方向に対するＰ°形シリコン基板９、Ｐ−形エピ
タキシャル層１０、ベース拡散層１１’、Ｐ−形エピタ
キシャルＮ１２、Ｎ゛゛ベース拡散層１１エミッタ拡散
層１４の各巾を示す。

同図に示す分布Ｄ′はＰ−形エピタキシャル層１０の不
純物濃度分布を示すものであり、“はい上り部”の巾Ｄ
１′は従来に比べて短く、その傾斜も極めて急である（
但し、第２図と第４図は上記のように深さ方向の長さが
対応していない）。

これは、前述のようにベース拡散層１工を形成する時、
リンの熱拡散処理時間が従来に比べて半分の時間（但し
、Ｎ゛ベベース拡散層１３びエミッタ拡散Ｎ１４を形成
する時の熱処理時間も含む）であり、Ｐ゛形シリコン基
板９からＰ−形エピタキシャル層１０へ不純物が”はい
上る量が少ない為である。それゆえ大電流域でのｈＦＥ
低下は従来型に比べて少ない。したがって、上記”はい
上り°°に影響されないＰ−形エピタキシヤル層ＩＯの
中Ｄ２′を広く確保できエミッターコレクタ間の耐圧を
充分確保することができる。

また、分布Ｃ′はベース拡散Ｊ’ＷＩＩの濃度分布を示
し、ベース拡散層１１の不純物濃度は最大３Ｘ　１０　
”ｃ＋＋＋−”と小さい為、従来の製造法によるトラン
ジスタに対して相対的にベースーエ旦ツタ間の耐圧を高
めることができる。しかも、ベース電極１６と接続する
Ｎ゛ベベース拡散層１３同図に分布Ｃ″で示すように従
来（第４図）の特性Ｃと回しであり、ベース電極１６と
のオーミックコンタクト性を損なうことはない。また、
エミッタ拡散層１４の不純物濃度は同図に特性Ｂ′で示
すように大きく　（前述のようにｌＸｌ０”〜ｌＸｌ０
”ＣＩ”と大きく）、エミッタ接合部１８におけるベー
ス拡散Ｎ１１の不純物濃度とエミッタ拡散層ｆｆ４の不
純物濃度の比は上記の如く大きく、エミッタ注入効率が
高まり低電流域でｈＦＥを高くすることができる。

尚、本実施例ではベース拡散Ｎ１１．Ｐ−形エピタキシ
ャル層１２の形成の為の熱処理時間を各々３９時間、１
時間としたが、熱処理時間は上記例に限るものではなく
、ベース拡散Ｎｌｌにドーピングされる不純物濃度が小
さくなるような熱処理時間であれば適用できる。

また、上記実施例はＰＮＰ形のバイポーラトランジスタ
についてのべたがＮＰＮ形のバイポーラトランジスタに
も適用でき、またＳＩＴ、Ｊ−ＦＥＴ等の半導体装置の
製造方法にも同様に適用できることは勿論である。

〔発明の効果〕

以上詳細に説明したように本発明によれば、エピタキシ
ャル層へのはい上がりを小さくできエミッターコレクタ
（ソース−ドレイン）間の耐圧を高め、エピタキシャル
層を薄く形成できるのでり１．を向上させることができ
る。

また、ベース拡散層１１の不純物濃度を下げることがで
きるのでベース−エミッタ（ゲート−ソース）間の耐圧
を高く保持することができる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は一実施例の半導体装置の製造方
法を示す製造工程図、 第２図は一実施例の半導体装置の製造方法により製造さ
れた半導体装置の不純物濃度分布図、第３図（ａ）〜（
Ｃ）は従来の半導体装置の製造方法を示す製造工程図、 第４図は従来の半導体装置の不純物濃度分布図である。 ９・・・Ｐ０形シリコンベース、 １０・・・Ｐ−形エピタキシャル層、 １１．１１’　　・・・ベース拡散層、１２・・・Ｐ−
形エピタキシャル層、 １３・・・Ｎ１ベース拡散層、 ・エミッタ拡散層、 ・絶縁膜、 ・ベース電極、 ・工ξツタ電極、 ・エミッタ接合部。

Claims (1)

【特許請求の範囲】
1. 半導体基板（９）上にエピタキシャル層（１０）を形成
   する工程と、該エピタキシャル層（１０）に不純物を短
   時間の熱拡散処理により拡散しベース拡散層（１１）を
   形成する工程と、前記エピタキシャル層（１０）及びベ
   ース拡散層（１１）上に低濃度のエピタキシャル層（１
   ２）を形成する工程と、上記ベース拡散層（１１）上に
   不純物を熱拡散し前記ベース拡散層（１１）上にエミッ
   タ拡散層（１４）を形成する工程と、前記ベース拡散層
   （１１）、高不純物濃度ベース拡散層（１３）エミッタ
   拡散層（１４）上に酸化膜を形成し該酸化膜をエッチン
   グすることにより開口を設け前記高不純物濃度ベース拡
   散層（１３）及びエミッタ拡散層（１４）に電極を形成
   する工程を行うことを特徴とする半導体装置の製造方法
   。