JPH0845953A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0845953A JPH0845953A JP6198951A JP19895194A JPH0845953A JP H0845953 A JPH0845953 A JP H0845953A JP 6198951 A JP6198951 A JP 6198951A JP 19895194 A JP19895194 A JP 19895194A JP H0845953 A JPH0845953 A JP H0845953A
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- substrate
- concentration
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】ＯＮ抵抗を低減し、逆バイアス時の電流リーク
を低減することができる半導体装置を提供することを目
的とする。 【構成】第１の領域の不純物濃度が前記サブストレート
の不純物濃度から徐々に変化し、第１の領域と第２の領
域が所定の耐圧で逆バイアスされたときに形成される空
乏層の領域付近から一定の濃度に設定されているもので
あり、これがバイポーラトランジスタとして形成された
ときには、コレクタ領域の不純物濃度がサブストレート
の不純物濃度から徐々に変化し、所定の耐圧に対応する
逆バイアスにより形成される空乏層の領域付近でコレク
タとして設定された一定の濃度になるよう設定されてい
るものである。
を低減することができる半導体装置を提供することを目
的とする。 【構成】第１の領域の不純物濃度が前記サブストレート
の不純物濃度から徐々に変化し、第１の領域と第２の領
域が所定の耐圧で逆バイアスされたときに形成される空
乏層の領域付近から一定の濃度に設定されているもので
あり、これがバイポーラトランジスタとして形成された
ときには、コレクタ領域の不純物濃度がサブストレート
の不純物濃度から徐々に変化し、所定の耐圧に対応する
逆バイアスにより形成される空乏層の領域付近でコレク
タとして設定された一定の濃度になるよう設定されてい
るものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関し、
詳しくは、コレクタ−エミッタ間のＯＮ抵抗を低減し、
逆バイアス時の電流リークを低減することができるよう
なバイポーラトランジスタに関する。
詳しくは、コレクタ−エミッタ間のＯＮ抵抗を低減し、
逆バイアス時の電流リークを低減することができるよう
なバイポーラトランジスタに関する。
【０００２】
【従来の技術】従来、バイポーラトランジスタは、サブ
ストレートの上にエピタキシャル成長させてコレクタ領
域を形成し、その上にベース領域を形成し、さらにこの
ベース領域の上にエミッタ領域を形成するのが一般であ
る。
ストレートの上にエピタキシャル成長させてコレクタ領
域を形成し、その上にベース領域を形成し、さらにこの
ベース領域の上にエミッタ領域を形成するのが一般であ
る。
【０００３】
【発明が解決しようとする課題】このような従来技術で
は、コレクタ領域の濃度が一定のために、コレクタ−ベ
ース間が逆バイアスされたときに、コレクタ領域とベー
ス領域のそれぞれの境界から広がった空乏層領域では主
に表面近傍のＳi −ＳixＯ−Ｓi Ｏ−Ｓi Ｏ2 の結合領
域で発生するＳixＯ−Ｓi Ｏ部位の結晶構造のゆがみで
電流のリークが発生する。また、バイポーラトランジス
タがＯＮしたときのＶCE（ｓａｔ）電圧も大きく、その
抵抗値が高いのでその分消費電力が大きくなる欠点があ
る。この発明は、このような従来技術の問題点を解決す
るものであって、ＯＮ抵抗を低減し、逆バイアス時の電
流リークを低減することができる半導体装置を提供する
ことを目的とする。
は、コレクタ領域の濃度が一定のために、コレクタ−ベ
ース間が逆バイアスされたときに、コレクタ領域とベー
ス領域のそれぞれの境界から広がった空乏層領域では主
に表面近傍のＳi −ＳixＯ−Ｓi Ｏ−Ｓi Ｏ2 の結合領
域で発生するＳixＯ−Ｓi Ｏ部位の結晶構造のゆがみで
電流のリークが発生する。また、バイポーラトランジス
タがＯＮしたときのＶCE（ｓａｔ）電圧も大きく、その
抵抗値が高いのでその分消費電力が大きくなる欠点があ
る。この発明は、このような従来技術の問題点を解決す
るものであって、ＯＮ抵抗を低減し、逆バイアス時の電
流リークを低減することができる半導体装置を提供する
ことを目的とする。
【０００４】
【課題を解決するための手段】このような目的を達成す
るためのこの発明の半導体装置の構成は、Ｐ形およびＮ
形のいずれかの一方のシリコンサブストレートの上にエ
ピタキシャル成長により形成した同じ形の第１の領域
と、その上に形成されたＰ形およびＮ形のいずれか他方
の第２の領域とを有する半導体装置において、第１の領
域の不純物濃度が前記サブストレートの不純物濃度から
徐々に変化し、第１の領域と第２の領域が所定の耐圧で
逆バイアスされたときに形成される空乏層の領域付近か
らほぼ一定の濃度になっているものであり、これがバイ
ポーラトランジスタとして形成されたときには、コレク
タ領域の不純物濃度がサブストレートの不純物濃度から
徐々に変化し、所定の耐圧に対応する逆バイアスにより
形成される空乏層の領域付近でコレクタとして設定され
たほぼ一定の濃度になっているものである。
るためのこの発明の半導体装置の構成は、Ｐ形およびＮ
形のいずれかの一方のシリコンサブストレートの上にエ
ピタキシャル成長により形成した同じ形の第１の領域
と、その上に形成されたＰ形およびＮ形のいずれか他方
の第２の領域とを有する半導体装置において、第１の領
域の不純物濃度が前記サブストレートの不純物濃度から
徐々に変化し、第１の領域と第２の領域が所定の耐圧で
逆バイアスされたときに形成される空乏層の領域付近か
らほぼ一定の濃度になっているものであり、これがバイ
ポーラトランジスタとして形成されたときには、コレク
タ領域の不純物濃度がサブストレートの不純物濃度から
徐々に変化し、所定の耐圧に対応する逆バイアスにより
形成される空乏層の領域付近でコレクタとして設定され
たほぼ一定の濃度になっているものである。
【０００５】
【作用】このように、第１の領域、例えば、バイポーラ
トランジスタのときにはコレクタ領域の不純物濃度をサ
ブストレートの不純物濃度から徐々に変化させるように
して所定の耐圧に対応する逆バイアスで形成される空乏
層の領域付近でコレクタとして設定された一定の濃度に
なるようにすることで、サブストレートとコレクタ領域
の結合状態が緩やかな濃度変化で接続される。その結
果、サブストレート側からエピタキシャル成長させた第
１の領域（コレクタ領域）へのキャリアの供給がスムー
スになり、第１の領域（コレクタ領域）の抵抗値が減少
してＯＮ抵抗を低減させることができる。また、空乏層
の領域が所定の逆バイアス領域以上に延びることがな
く、空乏層に隣接する領域が従来より高い不純物濃度と
なるために、表面付近の結晶ひずみに対する電流リーク
より内部リークによる方が優先され、全体的に電気リー
クが低減する。
トランジスタのときにはコレクタ領域の不純物濃度をサ
ブストレートの不純物濃度から徐々に変化させるように
して所定の耐圧に対応する逆バイアスで形成される空乏
層の領域付近でコレクタとして設定された一定の濃度に
なるようにすることで、サブストレートとコレクタ領域
の結合状態が緩やかな濃度変化で接続される。その結
果、サブストレート側からエピタキシャル成長させた第
１の領域（コレクタ領域）へのキャリアの供給がスムー
スになり、第１の領域（コレクタ領域）の抵抗値が減少
してＯＮ抵抗を低減させることができる。また、空乏層
の領域が所定の逆バイアス領域以上に延びることがな
く、空乏層に隣接する領域が従来より高い不純物濃度と
なるために、表面付近の結晶ひずみに対する電流リーク
より内部リークによる方が優先され、全体的に電気リー
クが低減する。
【０００６】
【実施例】図１は、この発明を適用した半導体装置の説
明図であり、(a) は、その断面構造図であり、(b) は、
そのＩ−Ｉ断面における不純物の濃度分布の説明図、図
２は、その製造工程の説明図である。図１(a) におい
て、１０は、縦型のバイポーラトランジスタであり、１
１は、Ｎ+ 形シリコンウエハのサブストレート、１２
は、このサブストレートの表面にエピタキシャル成長さ
せ形成されたコレクタ領域、１３は、コレクタ領域の上
部に形成されたベース領域、１４は、ベース領域の上部
に形成されたエミッタ領域、１５，１６，１７は、それ
ぞれコレクタ、ベース、エミッタコンタクト端子、１８
は、Ｓi Ｏ2 膜、そして１９は、コレクタ−ベース間が
耐圧に対応する所定の電圧レベルで逆バイアスされたと
きに形成される空乏層の領域である。この空乏層のベー
ス領域底面からの深さはｄである。なお、２０は、チャ
ンネルストッパである。
明図であり、(a) は、その断面構造図であり、(b) は、
そのＩ−Ｉ断面における不純物の濃度分布の説明図、図
２は、その製造工程の説明図である。図１(a) におい
て、１０は、縦型のバイポーラトランジスタであり、１
１は、Ｎ+ 形シリコンウエハのサブストレート、１２
は、このサブストレートの表面にエピタキシャル成長さ
せ形成されたコレクタ領域、１３は、コレクタ領域の上
部に形成されたベース領域、１４は、ベース領域の上部
に形成されたエミッタ領域、１５，１６，１７は、それ
ぞれコレクタ、ベース、エミッタコンタクト端子、１８
は、Ｓi Ｏ2 膜、そして１９は、コレクタ−ベース間が
耐圧に対応する所定の電圧レベルで逆バイアスされたと
きに形成される空乏層の領域である。この空乏層のベー
ス領域底面からの深さはｄである。なお、２０は、チャ
ンネルストッパである。
【０００７】図１(b) のＩ−Ｉ断面における表面からの
不純物濃度分布に示されるように、コレクタ領域１２の
Ｃの濃度分布のうち範囲ｄにおいては、コレクタとして
必要な濃度Ｎc に設定されていて、その後は、サブスト
レート１１の不純物濃度Ｎsに向かって徐々に増加する
ように設定されている。なお、図中、符号Ｂ，Ｃ，Ｅの
濃度分布は、それぞれベース領域、コレクタ領域、エミ
ッタ領域に対応している。
不純物濃度分布に示されるように、コレクタ領域１２の
Ｃの濃度分布のうち範囲ｄにおいては、コレクタとして
必要な濃度Ｎc に設定されていて、その後は、サブスト
レート１１の不純物濃度Ｎsに向かって徐々に増加する
ように設定されている。なお、図中、符号Ｂ，Ｃ，Ｅの
濃度分布は、それぞれベース領域、コレクタ領域、エミ
ッタ領域に対応している。
【０００８】これにより、所定の耐圧に対応する逆バイ
アスまでは、従来と同様なバイポーラトランジスタとし
て安定した動作が可能であり、通常の動作では、コレク
タ領域のうちサブストレート側がサブストレート１１に
向かって濃度分布が大きくなっている分だけ抵抗値が低
下し、サブストレート１１からのキャリア供給がし易く
なっている。また、空乏層１９が延びた表面付近では、
高濃度領域に接触するまでの空乏層１９の距離が従来よ
りも短くなるので、その分、結晶ひずみによる表面付近
の電流リークより内部リークによる電流リークの方が優
先されリークが少なくなる。
アスまでは、従来と同様なバイポーラトランジスタとし
て安定した動作が可能であり、通常の動作では、コレク
タ領域のうちサブストレート側がサブストレート１１に
向かって濃度分布が大きくなっている分だけ抵抗値が低
下し、サブストレート１１からのキャリア供給がし易く
なっている。また、空乏層１９が延びた表面付近では、
高濃度領域に接触するまでの空乏層１９の距離が従来よ
りも短くなるので、その分、結晶ひずみによる表面付近
の電流リークより内部リークによる電流リークの方が優
先されリークが少なくなる。
【０００９】次にその製造方法を簡単に説明する。図２
(a) において、Ｎ+ 形シリコンウエハを基板としてコレ
クタ領域となるＮ形単結晶シリコンを、例えば、１１０
０℃程度の高温で０．３μｍ／ｍｉｎで数段階的に濃度
を低下させてＮ+ からＮ、そしてＮ- に変化していくよ
うに、１〜２μｍ程度エピタキシャル成長させ、さら
に、その上に空乏層の範囲の幅ｄに対応する空乏層の領
域を形成する部分として本来のコレクタとして要求され
るＮ-の一定濃度の層１ａとベースを作成する領域幅分
の層の和を形成して、全体として数μｍから数十μｍ程
度のエピタキシャル成長層１を形成する。これにより濃
度が徐々に変化し、空乏層１９の領域付近の濃度を一定
とするコレクタ領域１２が形成される。次に、熱酸化に
よりコレクタ領域にＳi Ｏ2 膜を成長させて、その後レ
ジストをマスクに図２の（ｂ）に示すベース領域２を形
成するために、ベース領域２を形成する対応位置のＳi
Ｏ2 膜を除去後、ボロン等の不純物のイオン注入を行
う。こうして形成された半導体装置の断面構造の状態を
示すのが同図(b) であり、１がコレクタ領域、３がＳi
Ｏ2 膜、４はこのとき注入されたボロンである。
(a) において、Ｎ+ 形シリコンウエハを基板としてコレ
クタ領域となるＮ形単結晶シリコンを、例えば、１１０
０℃程度の高温で０．３μｍ／ｍｉｎで数段階的に濃度
を低下させてＮ+ からＮ、そしてＮ- に変化していくよ
うに、１〜２μｍ程度エピタキシャル成長させ、さら
に、その上に空乏層の範囲の幅ｄに対応する空乏層の領
域を形成する部分として本来のコレクタとして要求され
るＮ-の一定濃度の層１ａとベースを作成する領域幅分
の層の和を形成して、全体として数μｍから数十μｍ程
度のエピタキシャル成長層１を形成する。これにより濃
度が徐々に変化し、空乏層１９の領域付近の濃度を一定
とするコレクタ領域１２が形成される。次に、熱酸化に
よりコレクタ領域にＳi Ｏ2 膜を成長させて、その後レ
ジストをマスクに図２の（ｂ）に示すベース領域２を形
成するために、ベース領域２を形成する対応位置のＳi
Ｏ2 膜を除去後、ボロン等の不純物のイオン注入を行
う。こうして形成された半導体装置の断面構造の状態を
示すのが同図(b) であり、１がコレクタ領域、３がＳi
Ｏ2 膜、４はこのとき注入されたボロンである。
【００１０】次に、Ｎ2 ガス中で熱処理をして熱拡散を
行って浅いＰ形のベース領域２を形成する。この状態を
示すのが図２の(c) である。そして、レジストをマスク
にエミッタ領域５（図１（ｄ）参照）をベース領域２の
エミッタ対応位置のＳi Ｏ2 膜をエッチングしＮ形不純
物のひ素をイオン注入して拡散させ、形成する。この状
態が同図の（ｄ）である。この後は、レジストをマスク
にベース取出電極とエミッタ取出電極とを形成するため
にシリコン基板が露出するまでエッチングしてコンタク
トホールを形成し、そこにＡL の電極を形成する。な
お、図では、ストッパー領域等の形成は、省略してい
る。
行って浅いＰ形のベース領域２を形成する。この状態を
示すのが図２の(c) である。そして、レジストをマスク
にエミッタ領域５（図１（ｄ）参照）をベース領域２の
エミッタ対応位置のＳi Ｏ2 膜をエッチングしＮ形不純
物のひ素をイオン注入して拡散させ、形成する。この状
態が同図の（ｄ）である。この後は、レジストをマスク
にベース取出電極とエミッタ取出電極とを形成するため
にシリコン基板が露出するまでエッチングしてコンタク
トホールを形成し、そこにＡL の電極を形成する。な
お、図では、ストッパー領域等の形成は、省略してい
る。
【００１１】このようにすることで、ベースとコレクタ
のと境界に形成される逆バイアス時の領域１９（空乏層
の範囲ｄの領域）について、濃度がほぼ一定となる。以
上説明してきたが、実施例では、ＮＰＮ接合のバイポー
ラトランジスタの場合を説明しているが、これはＰＮＰ
接合の場合であってもよく、この発明は、トランジスタ
ばかりでなく、ダイオードであってもよい。要するに、
サブストレートと同じ形のエピタキシャル成長させた第
１の領域の上にこれと異なる形の第２の領域が形成され
るような半導体に適用できる。
のと境界に形成される逆バイアス時の領域１９（空乏層
の範囲ｄの領域）について、濃度がほぼ一定となる。以
上説明してきたが、実施例では、ＮＰＮ接合のバイポー
ラトランジスタの場合を説明しているが、これはＰＮＰ
接合の場合であってもよく、この発明は、トランジスタ
ばかりでなく、ダイオードであってもよい。要するに、
サブストレートと同じ形のエピタキシャル成長させた第
１の領域の上にこれと異なる形の第２の領域が形成され
るような半導体に適用できる。
【００１２】
【発明の効果】以上の説明から理解できるように、この
発明にあっては、第１の領域の不純物濃度をサブストレ
ートの不純物濃度から徐々に変化させるようにして所定
の耐圧に対応する逆バイアスで形成される空乏層の領域
付近でその領域に設定された一定の濃度になるようにす
ることで、サブストレートと第１の領域の結合状態が緩
やかな濃度変化で接続されるので、サブストレート側か
らエピタキシャル成長させた第１の領域へのキャリアの
供給がスムースになり、第１の領域の抵抗値が減少して
ＯＮ抵抗を低減させることができる。また、空乏層の領
域が所定の逆バイアス領域以上に延びることがなく、空
乏層に隣接する領域が従来より高い不純物濃度となるた
めに、表面付近の結晶ひずみによる電流リークより内部
リークが優先されて電流リークが低減する。
発明にあっては、第１の領域の不純物濃度をサブストレ
ートの不純物濃度から徐々に変化させるようにして所定
の耐圧に対応する逆バイアスで形成される空乏層の領域
付近でその領域に設定された一定の濃度になるようにす
ることで、サブストレートと第１の領域の結合状態が緩
やかな濃度変化で接続されるので、サブストレート側か
らエピタキシャル成長させた第１の領域へのキャリアの
供給がスムースになり、第１の領域の抵抗値が減少して
ＯＮ抵抗を低減させることができる。また、空乏層の領
域が所定の逆バイアス領域以上に延びることがなく、空
乏層に隣接する領域が従来より高い不純物濃度となるた
めに、表面付近の結晶ひずみによる電流リークより内部
リークが優先されて電流リークが低減する。
【図１】図１は、この発明を適用した半導体装置の説明
図であり、(a) は、その断面構造図であり、(b) は、そ
のＩ−Ｉ断面における不純物の濃度分布の説明図であ
る。
図であり、(a) は、その断面構造図であり、(b) は、そ
のＩ−Ｉ断面における不純物の濃度分布の説明図であ
る。
【図２】図２は、その製造工程の説明図である。
１…コレクタ領域、２…ベース領域、３，１８…Ｓi Ｏ
2 膜、４…注入されたイオン（ボロン）、５…エミッタ
領域、１０…バイポーラトランジスタ、１１…サブスト
レート、１２…コレクタ領域、１３…ベース領域、１４
…エミッタ領域、１５…コレクタコンタクト端子、１６
…ベースコンタクト端子、１７…エミッタコンタクト端
子、１９…空乏層の領域。
2 膜、４…注入されたイオン（ボロン）、５…エミッタ
領域、１０…バイポーラトランジスタ、１１…サブスト
レート、１２…コレクタ領域、１３…ベース領域、１４
…エミッタ領域、１５…コレクタコンタクト端子、１６
…ベースコンタクト端子、１７…エミッタコンタクト端
子、１９…空乏層の領域。
Claims (2)
- 【請求項１】Ｐ形およびＮ形のいずれかの一方のシリコ
ンサブストレートの上にエピタキシャル成長により形成
した同じ形の第１の領域と、その上に形成されたＰ形お
よびＮ形のいずれか他方の第２の領域とを有する半導体
装置において、 前記第１の領域の不純物濃度が前記サブストレートの不
純物濃度から徐々に変化し、前記第１の領域と前記第２
の領域が所定の耐圧で逆バイアスされたときに形成され
る空乏層の領域付近からほぼ一定の濃度になっているこ
とを特徴とする半導体装置。 - 【請求項２】シリコンサブストレートの上にエピタキシ
ャル成長により形成したコレクタ領域と、その上に形成
されたベース領域と、このベース領域の上に形成された
エミッタ領域とを有する半導体装置において、 前記コレクタ領域の不純物濃度が前記サブストレートの
不純物濃度から徐々に変化し、所定の耐圧に対応する逆
バイアスにより形成される空乏層の領域付近でコレクタ
として設定されたほぼ一定の濃度になっていることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6198951A JPH0845953A (ja) | 1994-08-02 | 1994-08-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6198951A JPH0845953A (ja) | 1994-08-02 | 1994-08-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0845953A true JPH0845953A (ja) | 1996-02-16 |
Family
ID=16399661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6198951A Pending JPH0845953A (ja) | 1994-08-02 | 1994-08-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0845953A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117153874A (zh) * | 2022-05-31 | 2023-12-01 | 意法半导体(克洛尔2)公司 | 横向双极晶体管 |
-
1994
- 1994-08-02 JP JP6198951A patent/JPH0845953A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117153874A (zh) * | 2022-05-31 | 2023-12-01 | 意法半导体(克洛尔2)公司 | 横向双极晶体管 |
| US12588259B2 (en) | 2022-05-31 | 2026-03-24 | Stmicroelectronics (Crolles 2) Sas | Lateral bipolar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2543224B2 (ja) | 半導体装置とその製造方法 | |
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| JPH0644568B2 (ja) | 横型トランジスタの製造方法 | |
| US4398962A (en) | Method of controlling base contact regions by forming a blocking layer contiguous to a doped poly-si emitter source | |
| US5198692A (en) | Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions | |
| EP0221742B1 (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| JPH10326793A (ja) | 半導体装置の製造方法 | |
| EP0166923A2 (en) | High performance bipolar transistor having a lightly doped guard ring disposed between the emitter and the extrinsic base region | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| JPH0845953A (ja) | 半導体装置 | |
| JPH06216140A (ja) | 狭ベース効果を除去するためのトランジスタプロセス | |
| KR940010517B1 (ko) | 단일 다결정 시리콘을 이용한 고속 바이폴라 소자 제조방법 | |
| KR100275537B1 (ko) | 컬렉터 단결정 박막의 과성장을 이용한 쌍극자 트랜지스터 제조방법 | |
| JPH05102173A (ja) | 半導体基板の製法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| KR100296707B1 (ko) | 쌍극자 트랜지스터 및 그 제조방법 | |
| JP3077638B2 (ja) | 半導体装置の製造方法 | |
| JP3707978B2 (ja) | 半導体集積回路とその製造方法 | |
| JPH05109745A (ja) | 半導体装置 | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JPS59152665A (ja) | 半導体装置とその製造方法 | |
| JPH0982722A (ja) | トランジスタの製法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0834214B2 (ja) | 半導体装置の製造方法 | |
| JPH08107118A (ja) | バイポーラトランジスタの製造方法 |