JPH0332027B2 - - Google Patents

Description

発明の背景 （発明の分野） この発明はパラメータの函数として変化するデ
ジタル出力信号を供給するトランジユーサに関す
る。 （先行技術の説明） 検出されパラメータに相当する容量値が既知の
電荷量の反覆伝送によつて検出される容量性セン
サ回路は、1977年８月２日発行の米国特許第
4039940号に記載されている。しかし、この特許
においては、容量値はデジタル形で表わされてい
ない。 タービン・コンプレツサのデイスチヤージ圧力
を測定するのに用いられる先行技術の容量性圧力
トランジユーサが、ニユーヨーク州ニユーヨーク
10017325東47番街ユナイテツド・エンジニアリン
グ・センタの米国機械工学（ASME）学会、ガ
スタービン部門発行による題名「電気分野の制御
のための圧力トランスジユーサ」第73−GT−40
の技術論文に記載されている。この刊行物は、
我々に可変コンデンサと基準コンデンサを励起す
るための発振器を利用を教えている。 加えて、単一可変コンデンサに交流電圧を印加
した自由継続発振器を用いる燃料制御装置のため
の圧力トランスジユーサが、１年前に、この発明
の譲受人によつて販売のために提示された。販売
のために提示されたこの自由継続発振器の動作
は、前述のASME誌に記載のものに似ていた。 米国特許第4001813号明細書には、可変コンデ
ンサおよび基準コンデンサを、それらの印加電圧
が互いに180度の位相差を保つようにして、共通
のAC電源で駆動すると共に、電流調整機能を有
するデジタル−アナログ・コンバータを可変コン
デンサと直列に接続しておき、前記２つのコンデ
ンサの電流の差に応じて前記デジタル−アナロ
グ・コンバータに入力されるデジタル値を制御
し、可変コンデンサの電流が基準コンデンサの電
流に等しくなり、前記電流差が零になるようにす
ることによつて、可変コンデンサの電流をデジタ
ル値に変換することが記載されている。 この場合は、前記デジタル−アナログ・コンバ
ータ、可変コンデンサの電流値を制御する機能と
共に、同時にその位相を制御する機能をも併せ持
つことが必要となり、その構造が複雑化し、コス
ト高となつて信頼性の低下をもたらす。のみなら
ず、実際上は、前記デジタル−アナログ・コンバ
ータの出力すなわち可変コンデンサへの印加電圧
の位相も、共通のAC電源の位相も共に微妙に揺
らぐので完全な補償は不可能であつて残留誤差が
生ずることは避けられない。 このため、十分に高いアナログ−デジタル変換
の性能が得られず、引いては測定精度の低下をも
たらすので、圧力などの精密測定には不適当であ
つた。 発明の要約 この発明のトランジユーサは、キヤパシタンス
で示されるように、被測定可変電気量に比例した
デジタル出力を正確に供給するための回路より成
つている。この回路は発振器と、発振器によつて
励起され、容量の函数としての基準直流信号を発
生する固定コンデンサと、前記発振器によつて前
記固定コンデンサと同位相で励起され、容量の函
数としての可変直流信号を発生する可変コンデン
サと、固定および可変の両コンデンサに回路接続
された整流手段とよりなり、前記直流信号は圧力
のような被検出パラメータに相当する２進デジタ
ル出力に変換される。 デジタル−アナログコンバータは、DCアナロ
グ信号入力およびDC基準アナログ信号入力を有
し、かつそこに接続されたデジタルデータバスを
介して供給される制御用デジタルデータにしたが
つて、前記DCアナログ信号およびDC基準アナロ
グ信号を演算し、演算結果を比較手段に出力す
る。比較手段はデジタル−アナログコンバータの
出力レベルに応答して、前記出力レベルの函数で
ある２値信号を発生する。連続近似レジスタは、
前記比較手段からの２値出力信号に応答して、前
記デジタル−アナログコンバータの出力信号が実
質上０になるように、前記制御用デジタルデータ
を調整する。 この発明は、１個の能動（可変）コンデンサお
よび１個の基準コンデンサが用いられ、かつ２進
デジタル出力が零調整され、しかも測定される被
検出パラメータに直線的であるような、容量性圧
力センサを有する測定装置に特に適している。 好ましい実施例の説明 第１Ａ図と第１Ｂ図を参照すると、トランスジ
ユーサは点線で分離され、入力回路７、アナログ
条件回路８およびアナログ−デジタル出力回路９
として図示されている三個の主要部分より成つて
いる。 入力回路の好ましい実施例は第１Ａ図のブロツ
ク図で示されており、同図で、Ｃ１は１個の能動
コンデンサを有し、かつ圧力を検出するために一
般に用いられる容量性センサを示している。その
ような圧力センサは、圧力の変化に応じて移動
し、かつ圧力の変化に応じた可変キヤパシタンス
を提供するダイヤフラム内蔵できる。 代表的な容量性圧力センサが、1966年９月６日
発行の米国特許第3271669号や1971年11月９日発
行の米国特許第3619742号に記載されている。 零目盛合せをされ、圧力に関して実質的に直線
的に比例する２進デジタル出力を与える回路を提
供することは好ましい。ここで記述する回路はこ
れらの機能を果している。またコンデンサＣ１の
基準コンデンサＣ２に対する函数関係のため、コ
ンデンサＣ１とＣ２を流れる電流が十分である限
り、励起用発振器の周波数または振幅の正確な制
御の必要性はない。 この電流は、発振器１０からの各サイクルの信
号によつて、各コンデンサを実質的に十分充電す
るのに足りるものでなければならない。またこの
回路は、他の関連する電子装置との入出力の適合
性のためのデジタル回路を含んでいる。 （入力回路７の動作） 第１Ａ図を参照すると、入力回路７は可変コン
デンサＣ１と基準コンデンサＣ２、好ましい方法
で給電される（電源は図示されていない）発振器
１０、基準アナログ電流と可変アナログ電流（可
変アナログ電流は可変キヤパシタンスＣ１に比例
する）を供給する整流素子、および接続回路より
成つている。 発振器１０の出力はライン１１により一次巻線
１３の一端に接続され、またライン１２により一
次巻線１３の他端に接続される。第１の二次巻線
１４の端子１５は抵抗１５Ａを介してアース回路
２６に接続され、またコンデンサ１５Ｂを介して
２６Ａで示すケースアースに接続されている。二
次巻線の端子１６はライン２７を通してダイオー
ド１８のカソードに接続される。ダイオード１８
のアノードはライン１９に接続され、同ラインは
接続点２０とライン２１を介して可変コンデンサ
Ｃ１の一端に接続される。 コンデンサＣ１の他端はライン２４に接続さ
れ、同ラインは端子２３を通してケース・アース
２６Ａに接続される。ダイオード３２のカソード
はライン３３を介して接続点２０並びにコンデン
サＣ１の一端に接続される。ダイオード３２のア
ノードはライン２８を介し、接続点３４において
ライン６０に接続され、そのため端子６１におい
て第２の二次巻線６２の一端に接続されている。 接続点３４に接続されたライン３５はダイオー
ド３６のカソードに接続される。ダイオード３６
のアノードはライン３７を介し、接続点３８にお
いてライン３９に接続される。ライン３９は基準
コンデンサＣ２の一端に接続され、基準コンデン
サＣ２の他端はライン４０によりケース・アース
２６Ａに接続される。 また、ダイオード５１のカソードに接続された
ライン５０は、接続点３８においてライン３９と
３７に接続される。ダイオード５１のアノードは
ライン５２に接続され、端子５３において第３の
二次巻線５５に接続される。第３の二次巻線５５
の他端は端子５４であり、同端子はライン７０に
よりコンデンサ７１の一端に接続され、同コンデ
ンサの他端はライン７２によりアース回路２６に
接続される。 第２の二次巻線６２はライン７３によりコンデ
ンサ７４に接続された端子６３を有し、同コンデ
ンサ７４の他端はライン７５によりアース回路２
６に接続される。一次巻線１３と二次巻線１４，
５５，６２は電磁結合された三本巻線トランス２
２を構成する。 発振器１０は一次巻線１３、第１の二次巻線１
４、第２の二次巻線６２および第３の二次巻線５
５を通して、コンデンサＣ１とコンデンサＣ２を
実質上同位相の電圧で励起し、これらコンデンサ
に反復継続した充放電の電流または電流パルスを
供給する。 コンデンサＣ１、ダイオード１８，３２と二次
巻線１４，６２の間の接続のため、コンデンサＣ
１は発振器１０からの負極性の通常電流を、二次
巻線１４−コンデンサ１５Ｂ−ケースアース２６
Ａ−コンデンサＣ１−ダイオード１８の経路で充
電する。コンデンサＣ１の充電量は発振器１０の
出力電圧の周波数と振幅、並びにＣ１の容量の函
数である。Ｃ１の容量は、検出パラメータ（通常
は圧力）の函数として変化する。 逆に、コンデンサＣ１は、ケースアース２６Ａ
から−コンデンサ１５Ｂ−抵抗１５Ａ−アース回
路２６−信号電流電圧コンバータ１２０−抵抗１
１２−二次巻線６２およびダイオード３２を通し
て、正極性の通常電流を放電する。 基準コンデンサＣ２も同様な方法で動作する。
すなわち、コンデンサＣ２、ダイオード３６、二
次トランス巻線５５，６２の間の接続により、コ
ンデンサＣ２は負極性の通常電流を、第２の二次
巻線６２−抵抗１１２−信号電流電圧コンバータ
１２０−アース回路２６−抵抗１５Ａ−コンデン
サ１５Ｂ−ケースアース２６Ａ−コンデンサＣ２
−ダイオード３６−巻線６２の経路で充電する。
この場合のコンデンサＣ２の充電の量は、発振器
１０の出力電圧の周波数と振幅の函数である。 一方コンデンサＣ２は、ケースアース２６Ａか
らコンテンサ１５Ｂ−抵抗１５Ａ−アース回路２
６−基準電流電圧コンバータ１００−二次トラン
ス巻線５５およびダイオード５１を通して正極性
の通常電流を放電する。コンデンサＣ２からの放
電電流は、第３の二次巻線５５を通して端子５４
でコンデンサＣ２の容量の函数に相当する基準電
流を形成する。 コンデンサＣ１からの放電電流は、コンデンサ
Ｃ２の充電電流と共に、端子６３で第２の二次巻
線６２を通る合成電流を形成するように加算され
る。この合成電流は、コンデンサＣ２の容量値か
らコンデンサＣ１の容量値を差し引いた値、すな
わち（Ｃ２−Ｃ１）の函数である。 コンデンサＣ１とＣ２の容量値は、所望の測定
範囲内で、合成電流すなわち（Ｃ２−Ｃ１）の極
性が一定に保たれて適当な動作をするように、Ｃ
２の値がＣ１の値と等しいか、またはそれより大
きくなることを保証するように選定される。 この回路に要求される発振器１０は当業者によ
く知られたものである。この回路の長所の１つ
は、同一の充放電電流又は電流パルスがコンデン
サＣ１とＣ２に印加されるため、各サイクルの期
間中コンデンサを充分に充電するのに充分な電流
レベルが存在する限り、発振器の振幅と周波数は
精度の点では重要でないことである。 したがつてこの回路では、電源電圧を安定化す
る必要が無くなる。すなわち、電源電圧が変動す
ると、コンデンサＣ１および可変コンデンサＣ２
の電流もこれに伴つて変化するが、この変化は後
で可変コンデンサＣ２の電流をデジタル化する際
に補償される。 周波数と振幅の独立性は、可変コンデンサＣ１
に電気的特性が類似するコンデンサＣ２の使用に
よつてもたらされる。同一の充放電電流又は電流
パルスを適用することにより、後述のように、端
子５４における基準電流の瞬時値が端子６３にお
ける信号電流の瞬時値に結合され、検出されたパ
ラメータの値を給電する結果になる。 コンデンサＣ１からの電流とコンデンサＣ２か
らの電流は直流であり、コンデンサ７１または７
４によつては比較的影響を受けにくい。 なお図示の実施例では、入力回路７の出力が電
圧ではなく電流であるので、入力回路７と電流電
圧コンバータ１００，１２０との間の距離が長く
なつても、その線路の抵抗値（またはその変動）
による電圧降下（またはその変動）の影響を受け
ることがないという利点がある。 （アナログ条件回路８の動作） 第１Ａ図のアナログ条件回路８は、基準電流の
ための基準電流電圧コンバータ１００と、信号電
流のための信号電流電圧コンバータ１２０と、信
号電流を零にする抵抗回路網と、信号電流の直線
性調整のための抵抗回路網と、これらの接続回路
とより成つている。なお、この零抵抗回路網と直
線性抵抗回路網は従来より周知のものであり、最
終的に、前述のように一般的には圧力である検出
パラメータに比例し、且つ直線的なデジタル出力
を得るのに役立つ。 端子５４はライン１０１、接続点１０２、ライ
ン１０３を通して基準電流電圧コンバータ１００
に接続される。可変抵抗１０４はライン１０５を
通して接続点１０２に接続される。可変抵抗１０
４はまた、ライン１０７を通して抵抗１０６
（R_O）の一端に接続される。抵抗１０６の他端は
ライン１０９に接続され、その結果、接続点１０
８に接続される。 端子６３は直列に接続されたライン１１１、抵
抗１１２、ライン１１３を通して接続点１０８に
接続される。ライン１１４は接続点１０８に接続
され、またライン１１４は信号電流電圧コンバー
タ１２０につながる。信号電流電圧コンバータ１
２０の出力ライン１７は接続点１２１に接続され
る。 直線性抵抗１２３（R_I）はライン１２２に、
従つて接続点１２１とライン１７に接続される。
抵抗１２３の他端はライン１２４により可変抵抗
１２５に接続される。可変抵抗１２５はライン１
２９により電圧コンバータ１００に接続される。
基準電流電圧コンバータ１００の出力はライン１
４２により伝送される。 端子５４にある瞬間に存在する基準電流は一定
ではなくて、発振器１０の振幅と周波数並びにコ
ンデンサＣ２と容量の函数である。基準電流は端
子５４を通り、ライン１０１、接続点１０２、ラ
イン１０３を介して基準電流電圧コンバータ１０
０の経路を流れる。基準電流電圧コンバータ１０
０の出力は基準電圧となる。これはライン１４２
を通して利用可能である。 この回路が動作しているとき、接続点６３には
信号電流が存在する。この点における信号電流
は、コンデンサＣ１からの放電電流とコンデンサ
Ｃ２への充電電流の合成電流であり、前述のよう
に（Ｃ１−Ｃ２）の函数である。 抵抗１１２は固定であり、信号電流電圧コンバ
ータ１２０に関してみると、抵抗１０６および可
変抵抗１０４と並列接続になつている。基準電流
の一部が接続点１０２、ライン１０１および端子
５４を通して、可変抵抗１０４と抵抗１０６にも
流される。端子５４における基準電流が端子６３
におけるコンデンサＣ２からの電流に対し逆極性
であることは、重要である。 ここで、発振器１０によつてコンデンサＣ１と
コンデンサＣ２へ同一の振幅および周波数の充放
電電流を供給することが、一定の相対的極性と比
例した振幅とを有するコンデンサＣ１およびコン
デンサＣ２の電流の合成を容易化することになる
ことに、さらに注目すべきである。 信号電流は次いで信号電流電圧コンバータ１２
０に流入するが、当該技術における技術者にはよ
く知られた変換方法を用いて、また後で詳細に説
明されるように、前記電流はそこで信号電圧に変
換される。この信号電圧は接続点１２１において
利用可能である。 接続点１２１において利用可能な電圧に基づ
き、抵抗１２３と可変抵抗１２５に比例した僅か
な量の電流がライン１２９上に存在することにな
る。抵抗１２３（R_L）はそれぞれの可変コンデ
ンサＣ１に対して較正される。可変抵抗１２５
は、既知の手法で、検出パラメータの全測定範囲
にわたつて直線性を確保するために、可変コンデ
ンサＣ１における既知の検出パラメータと対比し
て、回路のデジタル出力がこれと一致するように
調整される。この電流コンデンサＣ１と一般的に
は圧力である検出パラメータとの間の非直線性を
修正する。基準電圧は、パラメータの基準状態、
即ち記述したような零圧力に対する基準信号とな
る。 （アナログ−デジタル出力回路９の構成） 第１Ｂ図を参照すると、アナログ−デジタル出
力回路９はデジタル−アナログコンバータ１６
０、コンパレータ１７０、連続近似レジスタ１８
０、クロツク１９０、第１の８ビツトラツチ２０
０、第２の８ビツトラツチ２１０、第１の３状バ
ツフア２２０、第２の３状態バツフア２３０、ワ
ンシヨツト２４０、第１のバツフア２５０、第２
のバツフア２６０および接続回路よりなつてい
る。 デジタル−アナログ・コンバータ１６０の１つ
の入力はライン１４２に接続され、他の入力はラ
イン１６２により接続点１２１に接続されてい
る。デジタル−アナログ・コンバータ１６０の制
御用デジタルデータ端子は第１のデータ・バス１
６４に接続され、同バス１６４はまた連続近似レ
ジスタ１８０にも接続される。 第１のデータバス１６４は最上位ビツト、即ち
ビツト11から最下位ビツト、即ちビツト０まで
の、12の個々のビツトラインより成つている。第
１のテータバス１６４は、各12本の短いビツトラ
イン部分がレジスタ１８０とコンバータ１６０の
近傍では図示されているが、これらの途中の部分
は、便宜上また図の複雑化をさけるために、一本
のラインのみで代表して示されている。 ビツト11からビツト８までを通す第１のデー
タ・バス１６４の一部は、第２のデータ・バス１
６５により第１の８ビツトラツチ２００に接続さ
れる。第２のデータ・バス１６５は４ビツトライ
ンより成つている。ビツト７から最下位ビツト、
即ちビツト０までを通す第１のデータ・バスの残
り部分は、第３のデータ・バス１６６により第２
の８ビツト・ラツチ２１０に接続される。 第１の８ビツト・ラツチ２００は第４のデー
タ・バス２０１により第１の３状態バツフア２２
０に接続される。第２の８ビツト・ラツチ２１０
は第５のデータ・バス２１１により第２の３状態
バツフア２３０に接続される。第１の３状態デー
タ・バツフア２２０は第６のデータ・バス２２１
に接続される。第２の３状態バツフア２３０は第
７のデータ・バス２３１により第６のデータ・バ
ス２２１に接続される。第６のデータ・バス２２
１は第８のデータ・バス２３２により端子２３３
に接続される。各データ・バスはデジタルデータ
を伝える。 第３のデータ・バス１６６、第４のデータ・バ
ス２０１、第５のデータ・バス２１１、第６のデ
ータ・バス２２１、第７のデータ・バス２３１、
第８のデータ・バス２３２は各々８ビツトライン
より成つている。端子２３３は第８のデータ・バ
ス２３２からの８ビツトラインの各ラインのため
の一端子を構成している。端子２３３はさらに、
信号処理とデイスプレイのため適当なデジタルデ
ータ受信装置に接続されるであろう。第１および
第２の８ビツト・ラツチ２００，２１０の入力端
側には、各８本の短かいビツトライン部分が図示
されている。 コンパレータ１７０の入力はライン１６３に接
続される。このコンパレータ１７０は、ライン１
７２を通して連続近似レジスタ１８０の検出入力
に接続される出力（正極性電圧または零電圧）を
有する。デジタル−アナログ・コンバータ１６
０、コンパレータ１７０および連続近似レジスタ
１８０は、この詳細な説明の終りに掲げる第１表
に示すような市販の標準素子（Component）で
あることができる。連続近似レジスタ１８０はク
ロツク制御パルスを受信するため、ライン１９１
によりクロツク１９０に接続されるクロツク入力
を有する。 連続近似レジスタ１８０は、ライン１７２上の
２値信号が正か零かに応じて、以下に順次ルーチ
ンで説明がされるように、第１のデータ・バス１
６４上に送出される制御用デジタルデータの値
を、ライン１７２上の信号の函数として変化させ
る。コンパレータ１７０の出力すなわちライン１
７２の信号が実質上０になつて順次ルーチンが終
了したとき、連続近似レジスタ１８０は「変換終
了信号」をライン２４１に送出する。 このライン２４１は接続点２４２、およびワン
シヨツト２４０の入力に接続されるライン２４３
に接続される。ワンシヨツト２４０はライン２５
１により接続点２５２に接続され、同接続点はラ
イン２５３により第１のバツフア２５０の入力に
接続される。第１のバツフア２５０はライン２５
４により出力端子２５５に接続される。 接続点２５２は、接続点２５７においてライン
２５８および２５９に接続されるライン２５６
に、さらに接続されている。ライン２５８は第１
の８ビツトラツチ２００の入力端子に接続され
る。ライン２５９は第２の８ビツトラツチ２１０
の入力端子に接続される。接続点２４２はライン
２４４により８ビツトラツチ２００の選択された
ビツトデータ入力に接続される。 連続近似レジスタ１８０の「スタート」端子は
ライン２４５並びに接続点２４６を介し、ライン
２６１によつて、第２バツフア２６０の出力に接
続される。ライン２４５と２６１の接続点２４６
は、ライン２４７によつて接続点２４８に、次に
ライン２４９と第１の８ビツトラツチ２００の
「クリア」端子に接続される。 ライン２１２は第２の８ビツトラツチ２１０の
「クリア」端子に接続され、またライン２１２は、
接続点２４８において、ライン２４７に接続され
る。第２バツフア２６０の入力はライン２６３に
より端子２６４に接続される。第１の８ビツトラ
ツチ２００の３個の未使用のビツトデータ入力
は、第１Ｂ図のラツチ２００の左側に３本の短か
いライン部分で図示するように、アース回路２６
に同時に接続される。 第１の３状態バツフア２２０の制御入力はライ
ン２２２により端子２２３に接続され、また第２
の３状態バツフア２３０の制御入力はライン２２
４により制御または入力端子２２５に接続され
る。 （アナログ−デジタル出力回路９の動作） デジタル−アナログ・コンバータ１６０は、ラ
イン１４２により基準電流電圧コンバータ１００
から基準電圧を、また信号電流電圧コンバータ１
２０からライン１６２により信号電圧を得る。ク
ロツク１９０は連続近似レジスタ１８０、デジタ
ル−アナログ・コンバータ１６０に適合する周波
数で動作する。 アナログ−デジタル出力回路９は、バツフア２
６０を通して、端子２６４に外部から供給される
適当な直流パルスにより初期設定される。同バツ
フア２６０は第１の８ビツトラツチ２００と第２
の８ビツトラツチ２１０をクリアし、同時に連続
近似レジスタ１８０を始動させる。 クロツク１９０からの次のクロツクパルスで始
動されると、連続近似レジスタ１８０は、以下に
さらに詳細に説明するように、連続するクロツク
パルスにしたがつて、デジタル−アナログ・コン
バータ１６０の内部の複数の抵抗にそれぞれ関連
付けられた各スイツチを、１つずつセツト（操
作）するルーチン動作を始める。このルーチン
は、制御用デジタルデータの最上位ビツト（ビツ
ト11）から始まり、最下位ビツト（ビツト０）ま
で続く。 前記ルーチンが最上位ビツト（ビツト11）で始
まるとき、連続近似レジスタ１８０から第１のデ
ータバス１６４を通して、ビツト11＝“１”で、
残りのビツト10〜０は“０”である12ビツト・デ
ジタルデータが伝送され、デジタルエ−アナロ
グ・コンバータ１６０内の最上位ビツトに対応す
るビツト11スイツチのみをセツトする（オンにす
る）。デジタル−アナログ・コンバータ１６０の
内部において、ビツト11スイツチは基準電圧を受
けるように接続された複数の抵抗のうちの１つを
選択し、これを有効にする。 また、第１Ｂ図のブロツク１６０の内部に点線
で概念的に図示したように、その結果として得ら
れる電流（ライン１４２上の基準電圧を前記有効
化された抵抗で割つた商に相当する）は、信号電
圧から得られた電流とフイードバツク抵抗（第１
Ｂ図で、ブロツク１６０の下端部に点線で示し
た）を通して結合され、加算される。 デジタル−アナログ・コンバータ１６０にライ
ン１４２を介して印加される基準電圧とライン１
６２を介して印加される信号電圧とは、符号すな
わち極性が逆である。（この例では、信号電圧が
正で、基準電圧が負）。 従つて、連続近似レジスタ１８０からのデジタ
ルデータに応じて選択されたデジタル−アナロ
グ・コンバータ１６０内の抵抗に依存して、デジ
タル−アナログ・コンバータ１６０からコンパレ
ータ１７０へのライン１６３上の電流、すなわち
ライン１４２上の基準電圧を前記の有効化された
抵抗で除算して得られる商に相当する電流とライ
ン１６２上の信号電圧からフイードバツク抵抗を
通して得られるフイードバツク電流との差電流は
正極性、負極性、または零となることを、再度強
調したい。 ライン１４２上の基準電圧およびライン１６４
上の制御用デジタルデータに基づいて形成された
電流が、ライン１６２上の信号電圧から得られた
フイードバツク電流よりも小さく、したがつて正
極性電流がコンパレータ１７０に入力されると
き、コンパレータ１７０は正極性電圧を出力し、
これが連続近似レジスタ１８０に伝送される。そ
の結果、ビツト11＝“１”が保持され、デジタル
−アナログ・コンバータ１６０内の選択されたス
イツチ並びに関連した抵抗をその状態に保持する
ように、レジスタ１８０がセツトされる。 逆に、基準電圧に基づく電流がフイードバツク
電流よりも大きいか、または両者が等しく、した
がつてコンパレータ１７０へ零または負極性電流
が入力されると、コンパレータ１７０からは零の
出力電圧が発生される。この場合は、制御用デジ
タルデータのビツト11は“０”にリセツトされ、
レジスタ１８０のルーチンの当該ビツト選択サイ
クル期間中に選択されたデジタル−アナログ・コ
ンバータ１６０内のスイツチを、連続近似レジス
タ１８０がリセツトして対応する抵抗を除去し、
基準電圧を基づく電流を、その直前の選択サイク
ルの状態に戻すようにする。 上述したビツト選択サイクルは、連続近似レジ
スタ１８０が最下位ビツト、即ちビツト０までの
そのルーチンを完了するまで、連続クロツクパル
スにより遂行される。 明らかなように、前記ルーチン完了時には、検
出パラメータ（データ）を表わしている12ビツト
デジタルデータ（パターン）が第１のデータバス
１６４上に存在する。換言すれば、基準電圧を選
択された抵抗の合成値で除した商に相当する電流
が、信号電圧に基づくフイードバツク電流値に実
質上等しくなつており、デジタル−アナログ・コ
ンバータ１６０の出力は実質上０であり、また第
１のデータバス１６４上の制御用デジタルデータ
（12ビツトからなる）はフイードバツク電流すな
わち信号電圧を代表するデジタル値になつてい
る。 さらに具体的に言えば、前記ルーチンの完了時
に、第１のデータバス１６４上には12ビツトの２
進数が出力されており、この２進数はライン１６
２上の信号電圧すなわちコンデンサＣ１に加えら
れた被測定圧を代表する値になつている。 連続近似レジスタ１８０がそのルーチンを完了
すると、このレジスタはライン２４１と２４３を
経由してワンシヨツト２４０に、以後「変換終
了」と呼ばれるパルスを伝送する。ここで、ワン
シヨツト２４０はライン２５１と２５３を経由し
てバツフア２５０に、次いで端子２５５にその出
力を供給する。前記出力（変換終了）は、被測定
パラメータを代表する信号電圧のアナログ形から
デジタル形への変換が完了し、従つてそのデジタ
ルデータ（第１データバス１６４上にある）が利
用可能であることを示すことになる。 変換終了パルスはまた第１の８ビツトラツチ２
００のビツト１５位置にも供給され、以降このパ
ルスはデータレデイ（data ready）と呼ばれる。 ワンシヨツト２４０はライン２５６，２５８お
よび２５９を介して第１および第２の８ビツトラ
ツチ２００および２１０をトグル（toggle）し、
この時に第３のデータバス１６６上にあるビツト
パターン（すなわち、データバス１６４上のビツ
ト０ないし７のデジタルデータ）を第２の８ビツ
トラツチ２１０に通し、かつ第５のデータバス２
１１にそつて第２の３状態バツフア２３０に通過
させる。 同時に、第２のデータバス１６５上にあるビツ
トパターン（すなわち、データバス１６４上のビ
ツト８ないし11のデジタルデータ）も亦第１の８
ビツトラツチ２００に伝送され、さらに第１の８
ビツトラツチ２００のビツト15位置にあるデータ
レデイビツトと共に、第４のデータバス２０１を
通つて第１の３状態バツフア２２０へ転送され
る。 バツフア２２０と２３０に一時記憶された各デ
ジタルデータは、各々異る時間、端子２２３と端
子２２５上に適当な直流パルスを制御入力（スト
ローブ信号）として供給することによつて、各々
第６のデータバス２２１、第７のデータバス２３
１および第８のデータバス２３２を介して端子２
３３に出力される。 クロツク速度は、代表的には、2.2μsのクロツ
ク周期をもたらす毎秒約450000パルスである。各
ロツクパルスの持続時間は、従つて約1.1μsとな
る。13ビツトサイクル、即ち12ビツトデータに、
変換終了信号のための１ビツトを加えた合計13ビ
ツトサイクルでは、そのクロツク速度は、一般的
には圧力である被検出パラメータの毎秒約33000
−12ビツトの分解能測定を可能にする。 初期設定から「変換終了」までの時間は約13ビ
ツト×2.2μs、すなわち28μsである。デジタル−
アナログ・コンバータ１６０の応答速度は変換時
間を制御する。アナログ−デジタル・コンバータ
１６０の安定時間（settling time）は最大500ns
である。 図示の具体例では、可変コンデンサＣ１および
基準コンデンサＣ２を共通のAC電源で、かつ事
実上同位相で励起し（充放電させ）、各コンデン
サの電流をそのままDC電圧に変換して基準電圧
および信号電圧を得た後、これらのDC基準電圧
および信号電圧を制御用デジタルデータと共にデ
ジタル−アナログ・コンバータ１６０に供給する
ようにしている。 このために、可変コンデンサＣ１または基準コ
ンデンサＣ２の印加電圧や位相を調整する必要が
なくなり、構成が簡略化されて信頼性が向上する
のみならず、可変コンデンサＣ１または基準コン
デンサＣ２の印加電圧や位相を調整する場合に避
けることのできない残留誤差が本質的に問題にな
らないので、可変コンデンサの電流のデジタル値
への変換がより正確にでき、測定精度が向上する
利点がある。 （基準電流電圧コンバータ１００および信号電流
電圧コンバータ１２０の動作） 第１Ａ図では、
基準電流電圧コンバータ１００および信号電流電
圧コンバータ１２０、ならびにこれらの接続回路
の機能的関係がブロツク図で示されている。第２
図は演算増幅器、抵抗、コンデンサ、可変抵抗お
よび接続回路より成る基準電流電圧コンバータ１
００および信号電流電圧コンバータ１２０の詳細
な回路図である。 基準電流電圧コンバータ１００においては、第
２図に点線で輪郭を示したように、第３の二次巻
線５５の端子５４が図示され、ライン１０１およ
び接続点１０２がそこに接続される。抵抗３０１
はライン１０３により接続点１０２に接続され
る。抵抗３０１はライン３０２により接続点３０
３に、同接続点３０３はさらにライン３０４によ
り演算増幅器３１０の一方の入力に接続される。
演算増幅器３１０の他方の入力はライン３１１に
よりアース回路２６に接続される。 演算増幅器３１０の出力はライン３１２により
抵抗１３１の一端に接続され、また同抵抗３１３
の他端はライン３１４により接続点３１５に接続
される。コンデンサ３２０はライン３１６と３２
１により接続点３１５と３２２に接続される。接
続点３２２はライン３３５により接続点３０３に
接続されると共に、ライン３３３により抵抗３４
０に接続される。抵抗３４０の他端はライン３４
１により接続点３４３に接続される。接続点３４
３は、抵抗３４０とコンデンサ３２０とを並列接
続するため、ライン３４２により接続点３１５に
接続される。 接続点３４３はまた抵抗３４６に接続される。
抵抗３４６はライン３４７により接続点３４８に
接続される。同接続点はまた第１Ａ図にも図示さ
れている可変抵抗１２５に接続される。接続点３
４８はライン３５０により接続点３５１に接続さ
れ、同接続点３５１はライン３５２により演算増
幅器３６０の第１の入力に接続される。演算増幅
器３６０の第２の入力はライン３６１によりアー
ス回路２６に接続される。演算増幅器３６０の出
力はライン３６２により抵抗３６３に接続され
る。 抵抗３６３の他端はライン３６４により接続点
３６５に接続され、同接続点３６５はライン３６
６によりコンデンサ３６７に接続される。コンデ
ンサ３６７の他端はライン３６８によりアース回
路２６に接続される。接続点３６５はライン３６
９により接続点３７０に接続される。同接続点は
ライン１４２に接続され、したがつてデジタル−
アナログ・コンバータ１６０の一方の入力に接続
される。 接続点３７０はライン３７１により接続点３８
７に接続される。コンデンサ３７３はライン３７
２と３７４により接続点３８７と３７５に接続さ
れ、また接続点３７５はライン３７６により接続
点３５１に接続される。接続点３７５はまたライ
ン３８０により抵抗３８３の一端に、その抵抗の
他端はライン３８４により接続点３８７に接続さ
れる。従つて、演算増幅器３６０の出力は、接続
点３７０において基準電流電圧コンバータ１００
の出力電圧となることがわかる。 信号電流電圧コンバータ１２０に関して、第２
図の下左側の端子６３は（第１Ａ図にもあるよう
に）、抵抗１１２、ライン１１１と１１３を介し
て接続点１０８に接続される。 接続点１０８はライン１１４により接続点４０
０に、またライン４０１により演算増幅器４１０
の一方の入力に接続される。演算増幅器４１０の
他方の入力はライン４１１によりアース回路２６
に接続される。演算増幅器４１０の出力はライン
４１２により抵抗４１３に、その抵抗はライン４
１４により接続点４２０に接続される。接続点４
２０はライン４２１によりコンデンサ４２２に接
続され、またこのコンデンサ４２２はライン４２
３によりアース回路２６に接続される。 接続点４２０はまたライン４３１により接続点
４３２に接続される。コンデンサ４３４はライン
４３３と４３５により、各々接続点４３２と４３
６に接続される。接続点４３６はライン４３７に
より接続点４００に、またライン４４０により可
変抵抗４４１の一端に接続され、同抵抗の他端は
ライン４４２により抵抗４４３に接続される。抵
抗４４３はライン４４４により接続点４４５に、
またライン４４６を介して接続点４３２に接続さ
れる。 その結果、抵抗４４３と可変抵抗４４１の直列
回路はコンデンサ４３４と並列に接続される。増
幅器４１０の出力は、抵抗４１３を通し、ライン
４３１と４４６により接続点４４５に伝えられ、
接続点４４５は接続点１２１に、さらにデジタル
−アナログ・コンバータ１６０への一方の入力ラ
インを形成するライン１６２に接続される。 信号電流電圧コンバータ１２０は、接続点１０
８に存在する電流を加算する機能を果し接続点１
０８における和電流の符号を反転させ、かつ接続
点１０８、可変抵抗４４１および抵抗４４３にお
ける電流に比例した出力電圧を接続点４４５に発
生させる。接続点１０８における電流は抵抗１１
２、抵抗１０６、可変抵抗１０４および抵抗３０
１に流れる電流の函数である。 コンデンサ４３４は演算増幅器４１０のまわり
の雑音と交流を分流して、このような不都合な諸
量（characteristics）が増幅されて出力されるの
を低減する。増幅器４１０の出力側にあるコンデ
ンサ４２１と抵抗４１３は雑音と交流を減らすフ
イルタのように動作する。演算増幅器４１０の濾
波された出力電圧は接続点１２１とライン１６２
に供給される。 基準電流電圧コンバータ１００は、カスケード
増幅回路である。演算増幅器３１０は接続点３０
３に存在する電流の加算器である。演算増幅器３
１０は抵抗３０１とフイードバツク抵抗３４０お
よび可変抵抗１０４と抵抗１０６の電流に比例し
た、回路接続点３０３で利用可能で電流の符号反
転された出力電圧を生じる。コンデンサ３２０は
不都合な信号の増幅を低減するため、演算増幅器
３１０のまわりの雑音と交流を除去する。抵抗３
１３はコンデンサ３２０と結合して雑音と交流の
増幅を低減する。 演算増幅器３１０の出力電圧は抵抗３４６にお
いて利用可能である。抵抗３４６は演算増幅器３
１０からの電圧を抵抗３４６の抵抗値に比例し、
かつ増幅器３１０からの電圧出力信号に比例した
電流に変換する。抵抗３４６からの電流、並びに
抵抗１２３と可変抵抗１２５の直列回路からの電
流（この直列回路は増幅器４１０からの電圧出力
の直線性を補正する）は接続点３４８で合流し、
演算増幅器３６０の一方の入力に加えられる。 演算増幅器３６０はこれらの電流を加算し、入
力電流の符号を反転した出力電圧を接続点３７０
に生じる。接続点３７０、従つてライン１４２上
の電圧は抵抗３８３、抵抗３４６、可変抵抗１２
５および抵抗１２３の電流に比例している。コン
デンサ３７３は、不都合な信号の増幅を低減する
ため増幅器３６０のまわりの雑音と交流を分流す
る。コンデンサ３６７と抵抗３６３は雑音と交流
を低減するためのフイルタとして作用する。演算
増幅器３６０の濾波された出力電圧は、デジタル
−アナログ・コンバータ１６０により利用される
基準電圧を形成する。 演算増幅器３１０、演算増幅器４１０、演算増
幅器３６０は発振器１０の周波数に適合した周波
数応答特性をもつように選ばれる。 電源の結線は明瞭性を高めるため図面または説
明の記載に加えられていない。これら電源の結線
はこの技術における技術者によく知られている。
一般に用いられる電源は発振器に対しては独立電
源となり、また種々の構成要素に適合した電圧を
供給しよう。 （一般的な説明） 基準電圧として述べたコンデンサＣ２からの電
圧は必ずしも一定値である必要はなく、開示した
回路においてコンデンサＣ１とＣ２が共に発振器
の励振レベルに忠実に追従すればよい。その結
果、コンデンサＣ２はデジタル−アナログ・コン
バータ１６０に基準電圧を提供するために用いる
ことができる。 第１Ｂ図のブロツク１６０内に概念的に除算記
号で示したように、コンバータ１６０に供給され
る制御用デジタルデータに応じて選択されるコン
バータ１６０の内部抵抗によつて基準電圧を除算
すると、基本的にV_F／デジタルＲとなる。ここ
で、V_Fは基準電圧で、デジタルＲはコンバータ
１６０内の選択された抵抗の合成抵抗値である。 また、コンバータ１６０の内部フイードバツク
抵抗（これは第１Ｂ図において、ブロツク１６０
内の下部に点線で示されている）はライン１６２
上の信号電圧を、同じく電流信号であるV_F／デ
ジタルＲの値に対比される電流に変換する。 本発明では、可変パラメータの変化に応じて容
量を変化する第１コンデンサと可変パラメータの
函数としては変化しない第２コンデンサとを、同
位相で充放電させると共に、これら２つのコンデ
ンサの電流から可変パラメータを代表する信号電
圧と第１コンデンサに関する基準を表わす基準信
号とを別個に出力し、これらの両信号を制御用デ
ジタルデータと同時にデジタル−アナログコンバ
ータに供給してアナログ・デジタル変換を行なう
ようにしたことにより、電源電圧や発振器出力が
変動しても正確なアナログ・デジタル変換が実現
できる。またこのために、電源や発振器の構成を
簡略化できる利点がある。 圧力センサは、第１Ａ図においてコンデンサＣ
１のまわりの点線の囲みによつて示されており、
また圧力の入口もまた図示されている。検出され
るパラメータは温度、力、応力またはひずみ等を
含む物理的パラメータまたは可変パラメータでよ
い。 トランスジユーサは、パラメータを検出し、か
つここで供給されたようなアナログ基準電圧とア
ナログ信号電圧を供給するインダクタまたは抵抗
体を用いてもよい。これらの電圧は、同様にここ
で開示されたように、デジタル形に変換されるで
あろう。 この回路に用いられる主要な回路部材は以下の
第１表に掲げられている。抵抗とコンデンサはセ
ンサ並びに使用される他の主要な部材に適した出
力を供給するように選定される。８ビツトラツチ
２００と２１０は各々第１表に掲げたように２個
の４ビツトラツチより成つている。

【表】 シヨナル・セミコンダクタ社

【表】

【図面の簡単な説明】

第１Ａ図は第１Ｂ図と共に、固定および可変の
コンデンサに供給される電流を提供する回路と、
各コンデンサに対し函数関係にあるコンデンサの
出力回路とのブロツク図を構成する。第２図は第
１Ａ図と第１Ｂ図の装置に用いられる電流電圧コ
ンバータと接続回路の詳細な回路図である。 符号の説明、７……入力回路、８……アナログ
条件回路、９……アナログデジタル出力回路、１
００……基準電流電圧コンバータ、１２０……信
号電流電圧コンバータ、１６０……デジタル−ア
ナログコンバータ、１７０……比較手段、１８０
……連続近似レジスタ、２００，２１０……第
１、第２ビツトラツチ、Ｃ１，Ｃ２……第１、第
２コンデンサ。

Claims (1)

1. 【特許請求の範囲】 １ 可変パラメータを検出して可変パラメータの
   函数である可変アナログ信号を発生し、これをデ
   ジタル出力に変換するトランスジユーサであつ
   て、 可変パラメータを検出する第１コンデンサＣ１
   と、 可変パラメータの函数としては変化しない第２
   コンデンサＣ２と、 第１コンデンサＣ１に対応した可変パラメータ
   の函数として変化するDCアナログ信号、および
   第２コンデンサＣ２に対応した、第１コンデンサ
   に関する基準を表わすDC基準アナログ信号を発
   生するアナログ条件回路８と、 DCアナログ信号入力１６２およびDC基準アナ
   ログ信号入力１４２を有し、かつそこに接続され
   るデジタルデータバス１６４を介して供給される
   制御用デジタルデータにしたがつて、DCアナロ
   グ信号およびDC基準アナログ信号を演算し、演
   算結果を出力するデジタル−アナログコンバータ
   １６０と、 デジタル−アナログコンバータ１６０の出力が
   供給され、その出力レベルに応答して、前記出力
   レベルの函数である２値信号を発生する比較手段
   １７０と、 前記比較手段１７０の出力信号に応答して、前
   記デジタル−アナログコンバータ１６０の出力信
   号が０になるように、前記制御用デジタルデータ
   を調整する手段１８０と、 前記デジタルデータバス上の制御用デジタルデ
   ータが供給され、制御用デジタルデータに応じた
   信号を記憶する手段２００，２１０とを具備し、 前記第１、第２コンデンサＣ１，Ｃ２は、発振
   器１０によつて同位相で充放電されるように接続
   されたことを特徴とするアナログ電流信号／デジ
   タル信号変換トランスジユーサ。 ２ 前記第１コンデンサＣ１および第２コンデン
   サＣ２は、第２コンデンサＣ２の電流を検知する
   手段５５と、第１コンデンサＣ１および第２コン
   デンサＣ２の電流の差を検知する手段６２とを介
   してアナログ条件回路８に接続された請求範囲第
   １項記載のアナログ電流信号／デジタル信号変換
   トランスジユーサ。 ３ 前記デジタル−アナログコンバータ１６０
   は、第２コンデンサの容量を表わす基準電圧を、
   前記デジタル−アナログコンバータに供給される
   制御用デジタルデータにしたがつて選択された抵
   抗で除算して得られる商を、前記第１コンデンサ
   の容量を表わす信号電圧と演算し、演算結果をコ
   ンバータ出力として発生する請求範囲第１項のア
   ナログ電流信号／デジタル信号変換トランスジユ
   ーサ。