JPH0332366A

JPH0332366A - 整流回路装置

Info

Publication number: JPH0332366A
Application number: JP16341989A
Authority: JP
Inventors: Osamu Iyama; 治井山; Hirotami Nakano; 中野　博民
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 1989-06-26
Filing date: 1989-06-26
Publication date: 1991-02-12
Anticipated expiration: 2013-03-04
Also published as: JP2721915B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分封〕不発四は、複数のブリッジ整流回路を並列接続した整流
回路製置に関する。

〔従来の技術〕

従来の１２相サイリスタ整流回路附、第８図に示すよう
に構成されている。この整流回路に，ｔ６いては、３相
交流電源端イ１．２．３に絶縁トランス４を介して第１
及び第２のツーイリスタろ相ブリッジ整流回路５．６が
接続され、これ等の３相フリンジ整流回路５．６が相間
リアクトル７を介して接続され、相間リアクトル７の中
点に一方の出力端子８が接続され、各整流回路５．６の
負側田カラインに他方の出力端子９が接続されてし・る
。

従って、負荷１０に（ｄ第１及び第２のサイリスタ３相
ブリソジ整流回１１′１♀５．６の両方から電力が供給
される。トランス４は、星形結線の１次巻１線１１と、
星形結線の第１の２次巻線１２と三角結線のｉ２の２次
巻線１３とから成る。第１の２次蓚紐１２の出力電圧と
第２の２次−巻線１３の出力′「Ｅ圧とは互いにπ／６
の位相差を有する。従って、２．１ｉｆｔの３相ブリッ
ジ整流回路５．６から等４ｄＴｉ的に１２相整流出力が
得ら才１、入力電流の高調波成分を低減することができ
る。第１．８／、び第２のサイリスタろ相ブリッジ整流
回路５．６の正の出力ラインには電流検出器が接続され
ている。これ等のｌＪｊ力は制御回路（図示せず）にう
えられ、制御回路は７ｉＪＪ及び第２のサイリスタろ相
ブリッジ’Ｊ　ｊＡｉ回路５．６のサイリスタの制御パ
ルスを形成する。

なお、この従来の回路では絶縁トランス４が使用されて
いる環流電流直流れない。従って、電流倹ｌＪｊによる
制御（ｄ、環流電流１ｓ）ｊ止ではなくて、第１及び第
２のサイリスタろ相ブリッジ整流ｊ９Ｊ路５．６に電流
が片寄って流れるのを防止するために４゜される。

〔発１力が７リイ決しよりとする課題〕第８図の回路は
、互いに絶縁された一対の２次巻線１２．１３に２組の
整流回路５．６な接続するので、環流電流ｌＡｔが流れ
ＩＺいという特長をイボする。

しかし、絶縁トランスは非絶縁トランスに比べて効率が
低く、１つ大型になり、重量も市く、コスト高になる。

そこで、本発明の目的は、小型化及び低コスト化が可能
な整流回路装置を提供することにある。

し課題を解決するための１・段〕Ｊ、：記目的を達成するための請求項１に従う発明は、
交流電源に接続された非絶縁トランスど、前記非絶縁ト
ランスに接続された少なくとも第１及び第２のブリッジ
整流回路と、前記第１のブリッジ整流回路の正の出力ラ
インと前記第２のブリッジ整流回路の■；の由カライン
との間に接続された第１のリアクトルと、前記第１のブ
リッジ整流回路の負の出力ラインと前記第２のブリッジ
整流（ロ）路の負の化カラインとの間に接続された第２
のリアクトルと、前記第１のリアクトルの中間点に接続
された正の出力端子と、前記第２のりアクｊ・ルの中［
１１点に接続された負の出力端子とを備えていること７
．＜　％徴とする！ｆ流回路装置に係わるものである。

本発明において、非絶縁トランスは、例えば辺延長三角
結線の甲−巻ｊ・ランス又はフプ“−り結線のトランス
である。オた、第１及び第２のブリッジ整流回路は、例
えば、サイリスタブリッジ整流回路又はダイオードブリ
ッジ整流回路である。−また、第１及び第２のリアクト
ルはそれぞれセンタタップ型リアクトルであってもよい
し、各ラインに直列に接続される独立のリアクトルであ
ってもよ（・。

請求項２に従う発明にお（・では、ブリツジ整流回路路
がサイリスタで構成され、ｆｌつ０及び０の出力ライン
の電流をそれぞれ検出するための電流検出器が設けられ
、且つ第１及び第２のサイリスタブリッジ整流回路の内
の少／ヨくとも一方の正側サイリスタと負側サイリスタ
とな独立に制御するために正側制御囲路と負側１ｒｌＪ
御回路が役目“られている。

前記正側制御回′ｆ＃１は、例えば実施例の正側電流バ
ランス検出回路２８と加算回路３４と位相制御回路３２
とから成る回路部分であり、負側制御回Ｆ６は例えば負
側電流バランス検出回路２２と加算回路３５と位相制御
回路３３とから成る回路部分である。

請求項乙に示す発明においては、第１及び第２のサイリ
スタブリッジ整流回路の入力側の電流を検出し、これに
基づく計算によって正側及び負側出力ラインの電流成分
を求め、請求項２の発明と同様に正側サイリスタと負側
サイリスタの電流を制御する。

〔作　用〕

本発明では非絶縁トランスを使用するので、小型化及び
低コスｊ・化が達成される。なお、非絶縁トランスを使
用することによって環流電流が流れる恐れがあるが、し
かし、第１及び第２のブリッジ整流回路の正の出力ライ
ンオ目互間のみでなく、負の出力ラインの相互間にもリ
アクトルを接続し、各リアクトルの中間に出力端子を接
続したので、環流電流が抑制されている。

請求項２及び乙の発明では、第１及び第２のサイリスタ
ブリッジ整流回路の正１ｒｔｕ及び負側の電流をそれぞ
れ検出又は真相し、互いにバランスするように第１及び
第２のサイリスタブリッジ整流回路の内の少なくとも一
方の正側サイリスタと負側サイリスタとをそれぞれ制御
するので、電流バランスを良好にとることが可能にな９
、環流電流が防止され、交流入力電流が近１以正弦波に
なる。

〔実施例〕

次に、第１図〜第５図４参照して不発ワ」の実施例に係
わるサイリスタ整流回路装置を親切する。

但し、第１図において、第８図と実質的に同一の部分に
は同一の符号を付してその説す」す省略する。

この実施例では、交流電源端子１．２、ろと第１及び第
２のろ相ブリツジ整流回路（以下、）１１−に第１及び
第２のブリッジ回路と言う）５．６とのｆｂｆＪに辺延
長三角結線の非絶縁トランス２０が１妾続されている。

この非絶縁トランス２０は単巻トランスであって、第１
、第２及び第３相の主巻線２１．２２．２３の他に、延
長巻線２ｉａ、２１ｂ、２２ａ、２２　ｂ、２３ａ、２
３ｂｙ有する。なお、巻線２１．２１　ａ、２１ｂＵ同
相１巻線２２．２２ａ、２２１〕は同相、巻線２３．２
３ａ、２３１）は同相である。３相電源端子１．２．３
は同一巻数を有する６つの主巻紐２１．２２．２３の三
角結線の接続点に接続され、第１及び第２のブリッジ回
路５．６は各延長巻線２１ａ、２１ｂ、２２ａ、２２ｂ
、２３ａ、２３ｂの山カ端子Ｕ１、Ｕ２、ｖｌ、ｖ２、
Ｗ、、Ｗ２に接続されている。ｊ・ランス出力端子［Ｊ
　、、ｖｌ、ＷＪの電圧位相は、入力電源端子１．２、
乙の位相に対してそれぞれ十π／１２の差を有に、トラ
ンス田力端子Ｕ２、Ｖ２、Ｗ２の電圧位相ｄ入力電源端
子１．２．５の位相に対して一π／１２の差を有する。

第１のブリッジ回＃Ｓ５の正側ナイリスタＳ１、ｓ２、
Ｓ３と負側サイリスタＳ４、Ｓ５、ｓ６の接続中点ばト
ランス２０の出力端子Ｕｌ、Ｖ、、Ｗ、にそれぞれ接続
され、第２のブリッジ回路６の正側サイリスタｓ７、Ｓ
８、Ｓ９ど負側ザイリスタＳ＋ｏ、　Ｓ＋１、Ｓ１２と
の接続中２点はトランス２０の出力端子Ｕｌ、ｖ２、Ｗ
、Ｊソレぞれ接続されている。第１及び第２のブリッジ
回路５．６の正１ｆｊカライン５ａ、６ａげ相間リアク
トル７を介してそれぞれ正の１出力端子８に接続され、
負出力ライン５１〕、６ｂも相聞リアクト）し２４を介
して負出力端子９に接続されている。な′！６、正及び
負の山刃端子８．９は相間リアク（−ルーフ、２４のセ
ンタタップに接続されている。なお、リアクＩ・ル７及
び２４な第１の）゛リンジ回路５イ則と第２のブリッジ
回路６側とにそ力ぞれ分割してそれぞれの２つのリアク
トルとすることもできる。

この場合１’ｌｊ：２つのリアクトルの接続中点に出力
端子８、？を接続する。第１及び第２のブリッジ回路５
．６の各山カライン５ａ、５　ｂ、６　ａ、６１）　Ｋ
は電流検出器１４．１５．２５．２６がそれぞれ接続さ
れている。

各電流検出器１４．１５．２５．２６の検出ラインは制
御回路２７の電流平衡補償のための正側？Ｉｉ流バラバ
ランス検出回路２８側電１＃；／クランス検出回路２９
とに］妾続されてし・る。

制御回路２７は、正及び負側電流バランス検出回路２８
．２９の他に、出力電圧指令値入力端子３０、第１、第
２及び第３の位相制御回路３１．３２．３３、加算回路
３４．３５契び基準クロック回′＃５３６を有する。出
力電圧指令値入力端子ろＯＥｌび基準クロック回路３６
が接続されている第１の位相制御回路３つけ、出力電圧
指令が一定の場合には、第１のブリッジ回路５の正側及
び負側サイリスタ８１〜Ｓ６を固定の位相で駆動する。

第１のカロ算回路３４は正側電流バランス検出回路２８
と出力電圧指令値入力端子３０とに接続され、これ等か
ら占えられた信号の加算値を第２の位相制御回路３２　
ｉ’ｉニー／−ｊえる。第２の加算回路５５ぽ負側電流
バランス横田回路２９とＬ１３力電圧指令値入力端子３
Ｄとに接続され、これ等から与えられた信号の加算値を
第３の位相制御回路３３に与える。

第２の位相制御回路３２は、第２のブリッジ回路６の正
側ザイリスタＳ７、Ｓ８、Ｓ９を制御する信号を発生し
、第５の位相制御回路５３は第２のブリッジ回路６の負
側サイリスタＳｈｏ、　Ｓ１□、ＳＩ２　’ｔＫ制御す
る信号を発生する。第２の位相制御回路３２は第１及び
第２の正側山カライン５　ａ、６ａの？に流がバランス
するように、正側ザイリスタＳ７、Ｓ８、Ｓ９を制御し
、第３の位相制御回路３３は第１及び第２の負側出力ラ
イン５ｂ、６ｂの電流がノくランスするように負側サイ
リスタＳＩ　Ｏｓ　Ｓ　Ｉ　Ｉ、ＳＩ２を１ｌｉＵ御す
る。

基準タロツク回路３６は、第１、第２及び第ろの位相制
御回路３１．３２．３３の基準タイミングを与えるもの
である。

第２図は第１図の正側電流ノくランス検出回路２８及び
加算回路３４を詳しく示す。第１の入力端子４１は第１
の正側電流検出器１４に接続され、第２の入力端子４２
は第２の正側電流検出器１５に接続される。−力の入力
端子４１．４２の相互間には抵抗４３．４４が接続され
、これ等の接続中Ａは抵抗４５を介して演算増幅器４６
の一方の入力端子に接続されている。演算増幅器４６の
−方の入力端子と出力端子との間には積分用コンデンサ
４フと抵抗４８どが接続され、他方の入力端子は接地さ
れている。なお、第１及び第２の入力端子４１．４２に
は第１及び第２の正側電流検出器１４．１５が互いに逆
極性に接続されている。

従って、第１及び第２の正側電流検出器１４．１５の極
出値が等しく・時には、延払４３．４４の接続中点４９
の電位が零になり、電流が不平衡になると正又は負の電
位になる。

加算囲路３４は、抵抗５０．５１．５２．５３と演算増
１１＠器５４どから成９、出力電圧指令値入力端子６０
から与えられた電圧に、バランス検出回路２８の１上刃
電圧を加算して出力する。

負側電流バランス検出回路２９及び加算回路３５は、第
２図に示ず正側電流バランス検出回路２８及び加算回路
３４と同一に構成されている。

第３図は第１図の第１の位相制御回路３１を詳しく示す
。この第１の位相制御回路３１は、第１のブリッジ回路
５のサイリスタ８１〜Ｓ６に対応して６個の鋸歯状波を
発生ずるための鋸歯状波発生回路６１．６２．６ろ、６
４．６５．６６４有する。

６個の鋸歯状波発生回路６１〜６６は基式（クロック回
路３６から与えられる基準クロソク會基準にして第５図
（４）〜（ト）に示す６個の鋸歯状波２発生ずる。第５
図（４）〜（ト）の鋸歯状波は、第１のブリッジ回路５
の６個のザイリスタＳｌ〜ｓ６に対応するものであるか
ら、図面に示すように相互に２π／３の位相差を有する
。なお、正側ザイリスタｓ１、ｓ２、ｓ３と負側サイリ
スタＳ４、Ｓ５、Ｓ６は逆相関係ニあり、互いにπの位
相差を有する。

第１〜第６のコンパレータ６７．６８．６９．７０．７
１．７２の一方の入力端子は出力電圧指令値入力端子：
６０にそれぞれ接続され、他方の入力端子は第１〜第６
の鋸歯状波発生回路６１〜６６に接続されて（・る。従
って、コンパレータ６７〜７２からは出力電圧指令値を
鋸歯状波が横切る期間に対応した制御パルスがそれぞれ
発イ１４Ｅ　Ｌ、これ等の制御パルスが駆動回路７３．
７４．７５．７６．７７．７８を介してサイリスタ８１
〜Ｓ６のゲトに与えられ、サイリスタＳ１〜ｓ６は？ｆ
ｉｌＪ　ａｌパルスの立±９に同期して導通を開始する
。

第４図は第２及び第３の位相１ｆｉＵ御回路３２．３３
を示す。第１の位相制御回路３２は５個の鋸歯状波発生
回路８１．８２．８ろと、３個のコンパレータ８４．８
５．８６と、３個の駆動回路８７．８８．８９どから成
る。鋸歯状波発生回路８１．８２．８３から発生する第
５図（Ｑ）　（（）　（Ｉ）に示すザイリスタＳ７、Ｓ
８、Ｓ９のための鋸歯状波はコンパツタ８４．８５．８
６に与えられ、第１の加算回路３４から与えられる第１
の制御信号と比較され、第１の制御信号を鋸歯状波が横
切っている期間に対応して制御パルスが発生し、第２の
ブリッジ回路６の正１則ザイリスタＳ７、Ｓ８、Ｓ、に
与えられる。

第３の位相制御回路３３はサイリスタＳｏｏ　、　Ｓｏ
、８１２に対応した３個の鋸歯状波発生回路９０．９１
．９２と、３個のコンパレータ９３．９４．９５と、６
個の駆動回路９６．９７．９８とから成る。鋸歯状波発
生回路９Ｄ、９１．９２から発生する第５図ｆ、］’ｌ
　（Ｉｌｌ　［Ｔ、ｌに示す鋸歯状波はコンパレータ９
３．９４．９５に入力し、第２の加算囲路３５から与え
られる第２の制御信号と比較され、第２の制御信号を鋸
歯状波が横切る期間に対応して制御パルスが発／：ＬＬ
、第２のブリッジ回路６の負側サイリスタＳｈｏ、　Ｓ
１１、Ｓ１２のゲートに与えられる。

第２のブリッジ回路６のツーイリスタＳ７〜ＳＩ２に対
応する第５図（Ｇ）〜［Ｌｌの鋸歯状波は第１のブリッ
ジ回路５のサイリスタ８１〜Ｓ６Ｖｃ対応する第５図（
４）〜（ト）の鋸歯状波よりもπ／６だけそれぞれ進ん
でいる。辺延長三角結線トランス２０から第１及び第２
のブリッジ回路５．６の１２個のサイリスタＳｏ　”　
ＳＩ２に与えられる電圧はそれぞれπ／６の位相差？有
して与えられて（・るので、第５図（４）〜山）に示す
１２個の鋸歯状波は各サイリスタ８１〜ＳＩ２の電圧の
位相差に対応していることになる。

出力電圧指令１ＩＩＴ入力端子３Ｄの電圧値が固定され
ていると仮定した場合に、第１のブリッジ回路５のサイ
リスタ８１〜Ｓ６は固定位相で導通するが、第２のブリ
ッジ回路乙のサイリスタ８フ〜Ｓ工、は固定位相で導通
セずに、第４図１’７ｍおいて加算回路３４．３５から
与える制御信号のレベルの変化に応じた位相で導通する
う（ｌＩＪち、第１の正の出力ライン５．］の電流と第
２の正の出力ライン６ａの電流との間にアンバランスが
ある場合には、これが補償されるよ’）ＫサイリスタＳ
７、Ｓ８、Ｓ９の導通位相が変化し、また、第１（１）
ｆｌの出力ライン５ｂの電流と第２の負の出力ライン６
ｂの電流との間に一アンバランスがある場合にＵ、これ
が補償されるようにサイリスタ５ｉ（１，ｓｌｌ、ＳＩ
２の導通位相が変化する。従って、第１のブリッジ回路
（５の正仰１サイリスタＳ、、Ｓ２、Ｓ３と、負荷１０
と、第２のブリッジ回路６の負１則すイリスタＳ＋ｏ、
　８１１．　Ｓｌ２と、［・ランス２０とから成る閉回
路における環流電流χ防止することができる。もし、ト
ランス２０が非絶縁であり、且つ電流がアンバランスで
あれば、上記閉回路に環流電流が流れ、入力電源端子１
．２．５の電流波形の高調波成分が多くなる。

なお、出力電圧指令イ直入力端−子３０（７）電圧が変
化すれば、１２個のサイリスタＳ＋−ＳＩ２の位相が同
時に変化し、出力電圧の安定化制御又は調整が達成され
る。

〔変形例〕

本発明は１辻の実施例に限定されるもので４仁く、例え
ば次の変形が軒能なものである。

＋１．ｌ　　第６図に示すように、第１及び第２のブリ
ッジ回路５．６の正及び負の出力ライン５ａ、５１〕、
６ａ、６ｂに′電流検出器１４．　ａ、１５ａ、２５ａ
、２６ａをそれぞれ追加し、電流バランス検出回路１０
０．１０１も追加し、電流バランス検出回路１００．１
０１　（Ｃｉ−３いても、電流バランス検出回路２８．
２９と同様に７ｈ流バランスを検出し、これを加算回路
１０２．１０３にて１七力電圧指令値に加算して位相ｉ
１ｊ制御回制御１ａ、３１ｂＫ入力させてもよい。位相
ａ５１Ｊ御回路３ｉａ、３１ｂは第３図の位相制御回路
３１をサイリスタＳｌ、、Ｓ２、Ｓ３とＳｌ、Ｓ５、Ｓ
６のグループに分けたものであり、第４図の位相制御回
路３２．３３と同様＋’ｃ形成されている。なオ６、第
６図及び以下に説明する第９園〜第１１図において、第
１図と実質的に同一の音１ｊ分には同一の符号がイ」さ
れている。

第６図に示すよ’１７：第１及び第２のブリッジ回路５
．６の両方を制御して電流のバランスをとっても第１図
の回路と同一の作用効果が得られる。

ｋお、電流検出ｋ　１４　ａ、１５ａ、２５ａ、２６ａ
を独立に設けずに、電流検出器１４．１５．２５．２６
を兼用してもよｌ、Ｎ。

＋２１　　第１図の辺延長三角結線トランス２０の代り
に、第７図に示すフォーク結線の非絶縁トランス２０ａ
’ｘ使用することができる。なお、第７図において、巻
線ａ２、ｂｌ、ｃ２の電Ｆ：ｆ、ｒＪま１２０度間隔の
位相差を有し、巻線ａｌ、ａ２、ａ３、ａ４は同相、巻
線ｂｌ、ｂｌ、ｂ３、ｂ４は同相、巻線Ｃ］、Ｃ２ｓ　
ｃ３、ｃ４は同相である。また、第７図でｔ／′ｉ電流
検出ｌ７１Ｊ路及び制御回路の図示が省略されている。

（３）　　第１及び第２のブリッジ回ｌ１１３５．６の
出力ライン５ａ、５ｂ、６ａ、６ｂの電流を検出する代
りに、第１及び第２のブリッジ回路５．６の入力側の電
Ｍｔを検出する電流検出器をも入力ラインに設け、これ
等の出力に基ついてブリッジ回路５．６の山カラインｂ
ａ、５ｂ、６ａ、６ｂの電流を演算で求める回１烙を設
けてもよい。

（４）　　入力端子３ＤＫ固定の電圧を与えることがで
きる。

（５１基準クロックを各鋸歯状波発生回路６１〜６６．
８１〜８３．９０〜９２１／ｉ１ｍ供給する代りに、サ
イリスタＳ１の鋸歯状′？＆、な及準にして残、りのナ
イリスタ８２〜Ｓ１２の鋸歯状波を作成してもよい。

＋６１　　第９図に示すように、第１及び第２のブリツ
ジ回路５５．６をダイオードＤ１〜Ｄ６及びＤ７〜．１
）１２から成るダイオードブリッジ整流回路とすること
ができる。ダイオードブリッジ回路の場合にＩ″ｉ電流
バランスの制御（ｄ不可１ｉと″Ｃあるので、制御回路
は設けられていない。しかし、正及び負の出力ライン５
ａ、５１）、６ａ、６ｂのいずれにも相間リアクトル７
．２４が接続されているので、環流電流は抑制されてい
る。

（７）　　第７図のザイリスタブリツジ回路５．６を、
第１０図に示すようにダイオードＤ１〜Ｄ１２から成る
ダイオードブリッジ回路５．６に置き換えることができ
る。なお、ダイオードの場合は重Ｍｆ、横山回路及び制
御回路が不要になる。

（８）　　第１１図に示すように、１２個の出力端子Ｕ
、、ＩＪ２、Ｕ、３、Ｕ４、Ｖｌ、Ｖ２、■３、ｖ４、
Ｗｌ、Ｗ２、Ｗ３、Ｗ４を有するフォーク結線の非絶縁
トランス２ＤＩ）を使用し、これに第１、第２、第３及
び第４のブリッジ回路５．６．１１０．１１１を接続し
、２４相整流間路を構成してもよい。第１１図のブリッ
ジ回路５．６，１１０、Ｉ’１ｌｉｄダイオードＤ１〜
Ｄ２４によって３相ブリッジ回路に構成されている。各
シリンジ１川路５．６，１１０．１１１の正の出カシイ
ン５ａ、６ａ、１１０ａ、１１１ａはリアクトル７ａ、
７ｂ、７ｃ、７ｄを介して並列後Ｈされている。１だ、
負の出力ライン５ｂ、６１ｖ、１１０ｂ、Ｉｌ’ｌｌ〕
！ｄリアクｌ−ル２４　ａ、２４１〕、２４ｃ、２４ｄ
を介して並列吸続されて（・る。なお、リアクトル７ａ
、７１）、７ｃ、７ｄは、第１３１閃（（示すように感
気コア１１２Ｉ／Ｃ巻線を設＆−することによって構成
されている。リアクトル２４ａ、２４ｂ、２４ｃ、２４
ｄも第１３図と同様に構成されている。

第１１山の非絶縁トランス２０ｂは、第１２１Ｅ７１に
示すように、第１の相の管、線ａｌ、ａ２１，１３．２
」４、ａ５、ａ６と、第２のオ］］の巻１１Ｊｂ＋、ｂ
２、ｂ３、ｂ４．１）５．１〕６と、第３の相の巻線ｃ
ｌ、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６とから成る。第１、
第２及び第ろの相（ｉＪ：　Ｆｊ、　ｓ・に１２０度の
位相差を打する。なｊ６、第１１図なひ第１２図（（お
いて−トランス２０ｂの巻線が太い実線で示されている
。

（９１１２相、２４相（（限ることなく、１８相、３６
相等の多相整Ｍ’を回路にも本発明を適用することがで
きる。

〔発明の効果〕

上述から明らかなよ５に、請求項１．２及び乙の発明に
よれば、整流装置の小型化及び販コスト化を達成するこ
とができる３、また、非絶縁トランスな設けることによ
って生じる環流電流舎防止することができる。

４、　図「Ｆｌの簡−ｒｌｉな説り」第１図は本発明の実施例（（係わるサイリスタ整流回路
装置の回路図、第２図（ｄ第１図の電流バランス検出回路段ひ加算回路
を示す回１］’ｉ’５図、第３図は第１図の第１の位相制御「１路を示ずブロック
図、第４図は第１図の第２及び第３の位・１目制御回Ｉ烙を
示すブロック図、第５図（ｄ第３図太ひ第禰図の鉱山状波発生回路の出力
な示す波形図、第６図は変形例のザイリスタ整流［ＩＩＪ路袈置装示す
回路図、第７図（ｄ別の変形例のサイリスタ整流回路装置２示す
回路図、第８図は従来のサイリスタ整流回路装置を示す回路図、第９図、第１０図及び第１１図は本発明の別の変形例の
整流回路装置をそれぞれ示す回路図、第１２図は第１１
図のｊ−ランスを示す回路図、第１３図１は第１２図の
リアクトルを示す正面図である。

１．２、ろ・・電源端子、５　第１のサイリスタ５相ブ
リッジ整流回ｊ〆も、６・紀２のザイリスタろ相ブリッ
ジ整流回１烙、７・・相間リアクトル１５・電流検出器
、２０　非絶縁トランス、２４相間リアクトル、２５、
２６・・電流検出器、２８・正側電流バランス検出回路
、２９・負側電流バランス横田回路、３０　出力電圧指
令１直入力端子、３１・・第１の位相ｆｆｉＩＪ御閣路
、３２　第２の位相制御回路、３３・第５の位相制御回
路、１１０・・−第３のサイリスタ３相ブリッジ整流回
路、１１１　第４のサイリスタ３相ブリッジ整流回路、
、代　　理　　人　　　高　　野　　則　　次ム９り派ｑ）のＬＩＬ

Claims

【特許請求の範囲】〔１〕交流電源に接続された非絶縁トランスと、前記非
絶縁トランスに接続された少なくとも第１及び第２のブ
リッジ整流回路と、前記第１のブリッジ整流回路の正の出力ラインと前記第
２のブリッジ整流回路の正の出力ラインとの間に接続さ
れた第１のリアクトルと、前記第１のブリッジ整流回路の負の出力ラインと前記第
２のブリッジ整流回路の負の出力ラインとの間に接続さ
れた第２のリアクトルと、前記第１のリアクトルの中間点に接続された正の出力端
子と、前記第２のリアクトルの中間点に接続された負の出力端
子とを備えていることを特徴とする整流回路装置。〔２〕交流電源に接続された非絶縁トランスと、前記非
絶縁トランスに接続された少なくとも第１及び第２のサ
イリスタブリッジ整流回路と、前記第１のサイリスタブ
リッジ整流回路の正の出力ラインと前記第２のサイリス
タブリッジ整流回路の正の出力ラインとの間に接続され
た第１のリアクトルと、前記第１のサイリスタブリッジ整流回路の負の出力ライ
ンと前記第２のサイリスタブリッジ整流回路の負の出力
ラインとの間に接続された第２のリアクトルと、前記第１のリアクトルの中間点に接続された正の出力端
子と、前記第２のリアクトルの中間点に接続された負の出力端
子と、前記第１及び第２のサイリスタブリッジ整流回路の正の
出力ラインの電流をそれぞれ検出するための第１及び第
２の正側電流検出器と、前記第１及び第２のサイリスタブリッジ整流回路の負の
出力ラインの電流をそれぞれ検出するための第１及び第
２の負側電流検出器と、前記第１及び第２のサイリスタブリッジ整流回路の正の
出力ラインの電流が互いにバランスするように前記第１
及び第２の正側電流検出器の出力に応答して前記第１及
び第２のサイリスタブリッジ整流回路の内の少なくとも
一方の正側サイリスタを制御する正側制御回路と、前記第１及び第２のサイリスタブリッジ整流回路の負の
出力ラインの電流が互いにバランスするように前記第１
及び第２の負側電流検出器の出力に応答して前記第１及
び第２のサイリスタブリッジ整流回路の内の少なくとも
一方の負側サイリスタを制御する負側制御回路とから成る整流回路装置。〔３〕交流電源に接続された非絶縁トランスと、前記非
絶縁トランスに接続された少なくとも第１及び第２のサ
イリスタブリッジ整流回路と、前記第１のサイリスタブ
リッジ整流回路の正の出力ラインと前記第２のサイリス
タブリッジ整流回路の正の出力ラインとの間に接続され
た第１のリアクトルと、前記第１のサイリスタブリッジ整流回路の負の出力ライ
ンと前記第２のサイリスタブリッジ整流回路の負の出力
ラインとの間に接続された第２のリアクトルと、前記第１のリアクトルの中間点に接続された正の出力端
子と、前記第２のリアクトルの中間点に接続された負の出力端
子と、前記第１及び第２のサイリスタブリッジ整流回路の入力
電流をそれぞれ検出する電流検出手段と、前記電流検出
手段の出力に基づいて前記第１及び第２のサイリスタブ
リッジ整流回路の正及び負の出力ラインの電流をそれぞ
れ算出する電流算出手段と、前記電流算出手段で得た正側電流に基づいて前記第１及
び第２のサイリスタブリッジ整流回路の正の出力ライン
の電流が互いにバランスするように前記第１及び第２の
サイリスタブリッジ整流回路の内の少なくとも一方の正
側サイリスタを制御する正側制御回路と、前記電流算出手段で得た負側電流に基づいて前記第１及
び第２のサイリスタブリッジ整流回路の負の出力ライン
の電流が互いにバランスするように前記第１及び第２の
サイリスタブリッジ整流回路の内の少なくとも一方の負
側サイリスタを制御する負側制御回路とから成る整流回路装置。