JPH033238B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、周波数制御値に比例する周波数を発
生する楽音波形発生方法または装置に対応して、
周波数制御値を演算する装置に関するもので、ポ
ルタメント効果を発生すると共に、音階の構造に
適合した演算の手法を組みあわせて、構成の簡素
化を図るようにすることを目的としている。 従来、デイジタル方式を用いた楽音発生装置に
は種々の提案がなされている。これらの中で、正
弦波や楽音の一波形のデイジタルデータをメモリ
に記憶しておき、これを順次繰返して読み出して
連続的な楽音波形とし、これに、エンベロープ信
号に相当するエンベロープデータを掛け算して、
その振幅値を変化させることにより、音の立上り
から立下りまでの楽音信号を形成するようにした
ものである。発生する波形の周波数を変更するに
は、デイジタルデータの各サンプルを順次連続的
に読み出さずに、所定のサンプル数だけ飛び越し
て読み出せばよい。飛越数をＪとすると、Ｊに正
比例して周波数を設定できる。このような信号の
発生方法の手順については1969年にTHE M.I.T.
PRESSより出版された書物「The Technology
of Conputer Music」の第134頁〜138頁に記述さ
れている。また、雑誌IEEE Trans.on Audio
and Eectroacoustics，19巻、No.１，48−58，
1971の文献Ａ Digital Frequency Synthesizei」
には、具体的な構成が示されている。これらの公
知例にもとづいてさらに具体的かつ実載的な方式
として、特開昭58−65493号公報に記載のものが
ある。 これらの楽音合成方式に対しては、飛越数Ｊを
発生して供給する必要がある。本発明は、飛越数
Ｊを発生し供給する方法に関するもので、とくに
種々の周波数を効率的に発生させるように工夫し
たものである。 つぎに本発明の方式と従来例との関連について
述べる。 従来、ミユージツクシンセサイザでは、鍵盤の
各鍵に対応する鍵電圧V_Kを発生させ、これに周
波数を設定する電圧V_F、ビブラート電圧V_Vを重
畳してV₁＝（V_K＋V_F＋V_V）を得、指数変換器を
通してV₀＝K₁e×ｐ（V_K＋V_F＋V_V）を得、V₀に
よつて、電圧制御発振器（VCO）の発振周波数
を決定する。電圧V_Fが0Vのときには鍵電圧V_K
によつて決まる周波数、すなわち、楽音の音階に
対応する（C₃であれば261.625Hz）周波数が発生
する。通常鍵電圧V_Kは、オクターブ当り1Vが標
準とされている。電圧V_Fとして1Vを加えると、
１オクターブ上昇して513.25Hzが発生する。これ
は、C₄に当ると同時に、C₃の第２高調波にも当
る。電圧V_Fとして1V以外の電圧を与えると、第
３，第４など任意の高調波成分が得られる。ビブ
ラート電圧V_Vは、上記周波数を中心に上下に周
波数変調させるものであるが、ここで重要なこと
は、V_KやV_Fが種々の値をとつても周波数の変動
の割合、すなわち、ピツチの変動は、V_Vが一定
なら、一定に保たれる点である。このような方式
をデイジタル演算におきかえたものとして特開昭
54−81824が知られている。しかしながら、この
ような従来のものでは、アナログ回路で作るため
に不安定であつたり、デイジタル演算の演算器
が、高精度かつ多数必要とするなどの欠点があつ
た。 本発明は、これらの点を解決し、現実に構成し
やすくした周波数制御装置を提供するものであ
る。 また別の従来例として、特開昭56−74298号公
報がある。これは周波数情報をセント尺度で表し
その尺度上でポルタメント効果を発生制御するも
のである。しかしながら、セント尺度の全領域を
単純な２進法で表わすようにしているため、12半
音階のそれぞれの音高位置において、セント誤差
が出る欠点を有している。本願はこのようなこと
のない周波数制御装置を提供することを目的とし
ている。 また本願はポルタメント効果が広い音域のどこ
でも一様に掛かり、音域によつて、早くなつたり
遅くなつたりしない効果が得られる装置を提供す
ることも、目的としている。 第１図は、本発明の周波数制御装置を採用した
電子楽器のブロツク図である。１は鍵盤部、２は
音色タブレツトスイツチやビブラート効果のオン
オフスイツチ、ビブラート効果の深さを設定する
ボリユームなどにより構成される操作部、３は中
央処理装置（CPU）で、コンピユータなどに用
いられているものと同様なもの、４は読み書き可
能な記憶装置（ランダムアクセスメモリ、通常
RAMと呼ぶ）、５はCPU３の動作を決定するプ
ログラムが格納された読み出し専用記憶装置（リ
ードオンリーメモリ、通常ROMと呼ぶ）、６は、
音色の合成するためのパラメータのうちエンベロ
ーブパラメータを記憶しているROM、７は音色
の合成を行なうためのパラメータのうち周波数に
関するデータを記憶しているROMである。８は
本発明の周波数制御装置、９は先に引用した正弦
波発生器、１０はエンベローブデータ発生器、１
１は正弦波とエンベローブデータを掛け合わせる
掛算器、１２は時分割多重化されている掛算結果
のうち、所定のものを加え合わせたり、時分割多
重の順序と入れかえるタイムスロツト制御装置、
１３は時分割多重化された位相変調器、１４はデ
イジタルアナログ変換器、１５，１６は電気音響
変換器である。 鍵盤部１、操作部２、CPU３、RAM４、
ROM５、ROM６、ROM７、周波数制御装置
８、エンベローブデータ発生器１０は、データバ
ス、アドレスバスおよびコントロール線で結合さ
れている。このようにデータバスとアドレスバス
とコントロール線とで結合する方法そのものは、
ミニコンピユータやマイクロコンピユータを中心
とした構成方法として公知のものである。データ
バスとしては８〜16本位用いられ、このバス線上
をデータが一方向でなく多方向に時分割的に送受
信される。アドレスバスも複数本たとえば16本用
意され、通常はCPU３がアドレスコードを出力
し、他の部分がアドレスコードを受け取る。コン
トロール線は、通常、メモリ・リクエスト線
（MREO）、Ｉ／Ｏリクエスト線（IORQ）、リー
ド線（RD）、ライト線（WR）などが用いられ
る。 MREQは、メモリを読み書きすることを示し
IORQは入出力装置（Ｉ／Ｏ）の内容を取り出し
することを示し、RDはメモリやＩ／Ｏからデー
タを読み出すタイミングを示し、WRはメモリや
Ｉ／Ｏにデータを書き込むタイミングを示す。こ
のようなコントロール線を用いたものとしては、
ザイログ社のマイクロプロセツサZ80があげられ
る。 つぎに第１図の電子楽器の動作について述べ
る。鍵盤部１は、複数の鍵スイツチを複数の群に
分けて、群内の鍵スイツチのON−OFF状態を一
括してデータバスに送ることができるように構成
される。たとえば、５オクターブの鍵盤の場合61
鍵を６鍵（半オクターブ）ずつの10群と１鍵のみ
の１群の11群に分け、各群にアドレスコードを１
つずつ割りつける。アドレスラインに、上記各群
のうちの１つを示すアドレスコードが到来し、
IORQとRDが印加されると、鍵盤部１はそのア
ドレスコードを解読して対応する群内のキースイ
ツチのON−OFFを示す６ビツトまたは１ビツト
のデータをデータバスに出力する。これらは、デ
コーーダ、バスドライバおよび若干のゲート回路
を用いて構成することができる。操作部２のう
ち、タブレツトスイツチについては、鍵盤部１と
同様の構成をとることができる。ボリユームの設
定状態については、ボリユームの出力する電圧を
アナログデイジタル変換器によりデイジタルコー
ドに変換し、これを、アドレスコードとコントロ
ール線IORQとRDにより読み出すようにする。 CPU３はその内部にあるプログラムカウンタ
のコードに対応するROM５のアドレスから命令
コードを読み取り、これを解読して、算術演算、
論理演算、データの読み込みと書き込み、プログ
ラムカウンタの内容の変更による命令のジヤンプ
などの作業を行なう。これらの作業の手順は
ROM５により書き込まれている。まずCPU３は
ROM５より鍵盤部１のデータを取り込むための
命令を読み取り鍵盤部１の各鍵のON−OFFを示
すコードを各群ごとに取り込んで行く。そして、
押鍵されている鍵コードを、楽音発生部の有限の
チヤンネルに割り当ててゆく。 つぎにCPU３は、操作部２よりデータを取り
込むための一群の命令を順次ROM５から読み取
り、これらを解読して、操作部２に対応するアド
レスコードとコントロール信号IORQとRDを出
力し、データバスに操作部２のスイツチやボリユ
ームの状態を表現するコードを出力させ、CPU
３内に読み込む。そして、どの音色の楽音信号を
合成すべきかをCPU３は知る。 以上で、楽音発生部のどのチヤンネルにどの周
波数をもつたどの音色を発生させるべきかが明確
になつたので、CPU３は、各音色の周波数に関
するデータを記憶しているROM７より、所望の
音色の周波数パラメータを格納してあるアドレス
コードとコントロール信号MREQとRDとを出力
してデータバスに所望の周波数パラメータを読み
出してCPU３内に取り込み周波数制御装置８に
書き込む。書き込むためには、周波数制御装置８
の内部に設けられたデータレジスタに対応するア
ドレスコードをCPU３が出力し、同時にIORQと
WRとを出力すると、WR信号の立上り時にデー
タバス上に出力されている周波数パラメータを表
わすデータが上記データレジスタに書き込まれ
る。 つぎに、出力すべき音色の内容を表わす音色パ
ラメータをROM６より読み出し、エンベロープ
発生器１０の内部のレジスタに書き込む。つぎに
周波数制御装置８とエンベロープ発生器１０の両
方に、発音出力指令を与えると、周波数制御装置
８は、飛越数Ｊを正弦波発生器９に与え、エンベ
ロープ発生器１０はエンベロープデータを発生す
る。正弦波発生器９の出力する正弦波データとエ
ンベロープデータは掛算されて、エンベロープが
正弦波に付与される。正弦波データとエンベロー
プデータとはそれぞれ時分割多重化されて発生す
る。時分割多重は、例えば、160多重とし、１チ
ヤンンネル当り20の正弦波を割り当て、８チヤン
ネル設けることにする。通常は、20本の正弦波の
合成により、ひとつの楽音を合成することにな
る。したがつて、フーリエ級数の式で知られると
おり、２０の正弦波データを加算することにな
る。このためのタイムスロツト間のデータ加算を
タイムスロツト変換器１２で実施する。タイムス
ロツト変換器は、160のタイムスロツトで時分割
多重されて入力される、エンベロープデータで変
調された正弦波データ列のうち、所定のデータを
加算しタイムスロツトの数を減らしたり、あるい
は、特開昭58−10324号公報に記載の時分割多重
変換装置のようにタイムスロツトの交換を行なう
ものである。時分割多重位相変調器１３は、特開
昭58−83894号公報「デイジタル楽音変調装置」
のように、時分割多重で複数種の変調を同時に実
施するものである。時分割多重位相変調装置１３
の出力はアナログデイジタル変換器１４によりア
ナログ信号に直されて、電気音響変換器１５，１
６より出力される。 第１図では図示を省いたが、タイムスロツト変
換器１２や時分割多重位相変調装置１３に対して
も、アドレスバス、データバス、コントロール線
を介してCPU３と結合して、操作部２によつて
行なわれる音色や変調効果の設定に対応して、タ
イムスロツトの変換や変調条件を変えて設定する
ようにすることができる。 本発明の周波数制御は、まず、各鍵のノートオ
クターブ、各高調波の周波数などを、セント尺度
上に配置して処理する。出力すべき楽音の基本波
のノートやオクターブの位置、基本波を基準とし
た高調波の位置、非高調波の相対的なずれなどを
セント単位で表現し、セント点度上でのセントア
ドレスの加減算を行なつて、実際の周波数成分の
セント値に対するセントアドレスを求め、これを
指数変換する。システムをデイジタル化し、かつ
多数のスペクトルに対する飛越数Ｊを求めるため
に、セント尺度上で１オクターブを量子化して扱
い、かつ、時分割多重で演算処理を行なうように
考慮している。また、演算されたＪが、正弦波発
生器９に適切に転送されるようタイミングを考え
ている。 本発明は、第１図の如き電子楽器の一部分とし
て、CPU３より供給される周波数パラメータを
受け入れて、正弦波発生器９に対し飛越数Ｊを供
給する機能を実現する。周波数制御装置８に関す
るものである。その１実施例を第２図に示す。 第２図の周波数制御装置は、データバスDB、
アドレスバスADR、コントロール線IORQとWR
とチツプセレクト線CSとにより、CPU３と結合
して、周波数パラメータを受け取り、マイコンイ
ンタフエース回路（MIF）２５でアドレスバス
ADRのコードを解読して、内部のレジスタ群に
書き込み、内部に設けた飛越数Ｊを計算する機構
を介して、必要な複数個のJiを計算させ、バツフ
アメモリ２９、オクターブシフタ３０を介して、
正弦波発生器９に供給する。 まず、構成要素について説明する。２１はタイ
ムミングパルスを供給するプログラムカウンタ
（PC）、２２はタイミングパルスから論理をとつ
て必要なアドレスコードをつくつたり、コントロ
ール用のフラグ（FLG）信号を受けとつて制御
信号をつくり出すタイミングパルス発生器
（TPG）、２３はタイミングパルスや制御信号に
より読み出され、後述する算術演算や論理演算の
内容と手順とを記憶しているシーケンサ（SEQ）
でROMから成るもの、２４はシーケンサの内容
を解読して、アドレスコード、出力指令信号
（OC１〜１２）、書込指令信号（WR０〜３）、演
算指令信号（OPコード）などを出力する命令解
読器である。２５はマイコンインタフエース回路
（MIF）で先に説明したものである。２６は演算
装置（ALU）で、加算、減算、比較を、２つの
入力であるＡバスとＢバスの間で行ない、Ｃバス
に演算結果を出力し、演算結果のうちの符号、上
位ビツトなどをFLGとして出力する。FLGは
TPG２２に供給される。 ２７はワーキングレジスタ（WREG）で
WREG１とWREG２の２ワードのメモリで構成
され、Ｃバスより入力を受け入れ、Ｂバスに出力
を供給する。AD２が２ワードのどちらかを選択
しWR１の立上りで書き込み、OC８が“Ｈ”の
とき出力を供給する。２８は160ワード×15ビツ
トより成るRAMで、Ｃバスより入力を受け取り
Ｄバスに出力を供給する。160ワードは20ワード
ずつ８チヤンネルに分けられており、20ワード内
の任意の１ワードを５ビツトのアドレスコード
AD１で指定し、８チヤンネルのうちの任意の１
チヤンネルを３ビツトのアドレスコードAD４で
選択し、WR２の立上り時にＣバス上のデータを
書き込み、出力はＤバスに出たままである。ただ
し、出力の上位５ビツトはバツフアメモリ２９に
供給される。バツフアメモリ２９は160ワード×
17ビツトのRAMで、ＣバスのデータとRAM２
８の上位５ビツトを入力として受け入れる。160
ワードは20ワードずつ８チヤンネルに分けられて
おり、20ワード内の１ワードをアドレスコード
AD３で選択し、８チヤンネルのうちの１つをア
ドレスコードAD４で選択し、WR３の立上りで
入力データを書き込み、OC９が“Ｈ”のとき出
力する。バツフアメモリ２９の出力はオクターブ
シフタ３０に供給される。バツフアメモリ２９の
上位５ビツトのコードにより、それより下位のデ
ータが、所定のビツト数だけビツトシフトされて
出力される。 この出力は、正弦波発生器９の内部に設けられ
飛越数を格納するレジスタのうち所定のアドレス
に対応するものに転送される。 ３３はノートオクターブレジスタ（NOD（ｎ））
で最新のノートオクターブデータを、CPU３よ
りデータバスDBを介して受け入れ、必要な時に
Ａバスに出力する。書き込みをMRW２で、読出
しをOC２で行なう。３４はノートオクターブレ
ジスタ（NOD（ｎ−１））で、前回のノートオク
ターブデータを、CPU３よりデータバスDBを介
して受け入れ、必要な時にＢバスに出力する。ま
た、Ｂバスから途中の処理データを受け取り記憶
する。DBよりのデータの書き込みをMRW３で、
Ｂバスよりの書き込みをWROで行ない、Ｂバス
への出力をOC３で行なう。３５はハーモニツク
データメモリ（HMD）で、64ワード×13ビツト
のROMにより構成されている。64ワードのうち
のどれを選択するかは、パーシヤル番号メモリ３
６が出力する６ビツトのコードにより決定され
る。パーシヤル番号メモリ３６は、20ワード×６
ビツトのRAMで、データバスDBから入力を受
け入れる。20ワードのうちの１ワードをアドレス
コードAD１で選択し、MRW４の立上りで書き
込む。出力は常にハーモニツクデータメモリ３５
に供給される。ハーモニツクデータメモリの出力
はOC４が“Ｈ”のときＡバスに出力される。３
７は非高調波メモリ（INH）で、20ワード×６
ビツトのRAMにより構成される。20ワードのう
ちの１ワードがアドレスコードAD１で選択さ
れ、MRW５の立上りでデータバスDB上のデー
タが書き込まれる。OC５が“Ｈ”のときＡバス
に出力される。３８は、指数変換テーブル（Ｅ×
Ｐ）で、ROMにより構成される。Ｄバスを入力
とし、OC６が“Ｈ”のときその内容をＡバスに
出力する。３９は差分指数変換テーブル（DE×
Ｐ）で、ROMにより構成され、Ｄバスを入力と
し、OC６が“Ｈ”のとき、記憶内容をＢバスに
出力する。これら２つのテーブルの内容について
は後述する。４０はゲートであつてＤバスを入力
としOC７が“Ｈ”のときＢバスに出力する。 ３２は、ポルタメントレジスタ（PRT）であ
つて、ポルタメントスピードを表わすコードをデ
ータバスより受け入れ、MRW１の立上りで記憶
する。３１は、ポルタメントデータ変換器であつ
て、周波数の増減データをポルタメントレジスタ
３２の内容をもとにつくり出し、OC１が“Ｈ”
のときにＡバスに出力する。通常ポルタメントレ
ジスタ３２の内容と同じものを出力する。４２は
ビブラートデータ発生器で、ビブラート波形を表
わすコードを発生すると共に、OC１０が“Ｈ”
のときVIB（ｎ）をＢバスに、OC１１が“Ｈ”の
ときVIB（ｎ）をＡバスに、OC１２が“Ｈ”のと
きVIB（ｎ−１）をＢバスに出力する。VIB（ｎ）
は、現在のビブラートデータを表わし、VIB（ｎ
−１）は前回のビブラートデータを表わす。４１
はステータスフリツプフロツプ（SFF）で、デー
タバスDBのデータをMRW６の立上りで記憶し、
その内容を、TPG２２に供給する。 TPG２２は、周波数制御装置が新たなデータ
を外部のCPU３に要求するとき割込信号INTと、
割込内容を示す割込ベクトルコードをデータバス
DB上に出力する。出力指令信号OC１〜１２が
“Ｌ”のときは、それらに対応しているメモリや
レジスタの出力は、高インビーダンスになつてＡ
バスやＢバスに何ら影響を及ぼさないようにして
いる。 ＜データ構造＞ つぎに、本発明で行なう周波数制御の指数変換
の機構Ｃ変換前と変換後のデータ構造について述
べる。 １オクターブは周波数比で１：２の関係であ
る。周波数に正比例する数値として、飛越数Ｊ
をつぎのように定義する。音源の１波形を記憶し
ているメモリが、2¹⁸ワード（サンプル）より成
り立つているとする。サンプルの読出周波数を_c
ＫHzとすると、１サンプルずつ全サンプルを読み
出す場合出力波形の周波数は_c／2¹⁸Hzとなる。
これは飛越数Ｊ＝１に当る。飛越数Ｊに対して一
般的に周波数は ＝_c／2¹⁸×Ｊ ……(1) と表わせる。 本発明では、１オクターブをセント尺度上で量
子化し、指数変換により、演算されたセント尺度
で表わされた周波数値を周波数に正比例する飛越
数に変換している。 指数変換の方法についてつぎに述べる。 １オクターブをセント（cent）で表わすと、
1200セントになる。２つの周波数_Aと_Bの比はセ
ント尺度CEではつぎのようになる。 CE（cent）＝1200log₂（_A／_B） …(2) 周波数_A，_Bの飛越数をJ_A，J_Bとすると、 J_Bを平均律12半音階のＣに対応するものとし、
かつその値を2048とし、J_AをＪと表わすと となる。これを、CE＝０〜1200（セント）の範囲
について書くと第３図Ａのようになる。(5)式は曲
線であるがこれをつぎのように折線で近似する。 CE（０〜1200）を、12に等分すると、100セン
ト間隔になる。これは、12平均律の半音階に対応
する。100セント内をさらに８等分し、12.5セン
ト間隔とする。このようにすると、12×８＝96の
点になる。これらの96の点 CE_i＝12.5×ｉ （ｉ＝０〜Ｌ−１，Ｌ＝96） に対するＪをJ_iとする。 ｉとｉ＋１との間、12.5セントをさらに８等分
する。 CE_i,j＝12.5i＋12.5／８ｊ ……(7) （ｉ＝０〜Ｌ−１，Ｌ＝96 ｊ＝０〜Ｍ−１，Ｍ＝８） (7)式のCE_i,j（ｊ＝１〜７）に対しては、直線補
間した値を用いる。すなわちJ_i,jは次式となる。 一般的には J_c：基準点での飛越数 Ｌ：１オクターブの分割数 Ｍ：直線補間区間内の分割数 ｉ＝０，１，２，Ｌ−１ ｊ＝０，１，２，Ｍ−１ と表わすことができる。 先に述べたように、Ｌ＝96，Ｍ＝８とすると
1200セント区間は、1.5625セント間隔で768点に
量子化される。誤差は±0.78125セント以下とな
る。この768点に対してアドレスを割りつける。
これをセントアドレスとする。 つぎに、(8)式のJ_i,jを計算する方法について説
明する。 第３図によれば、Ｊは１オクターブに対して、
２進12ビツトで表わされる2048〜4096で表わされ
ている。CE＝０〜100（セント）の範囲を詳しく
示したものが第３図Ｂである。100セント内が
12.5セント等で等分されている。 (8)式は と表わせる。ｉを２進化96進数で表わす。 96＝４×３×８ であるから、上位２進２桁、中位を２進化３進
数、下位を２進３桁で表わすことができる。中位
は２ビツトあればよいから、合計７ビツトにな
る。ｊは２進３桁で表わされ、ｉの下位となる。
すなわち、1200セント内の96×８＝768点は第４
図ＡのN₃〜N₀，S₅〜S₀の10ビツトのコードで表
わすことができる。このコードをセントアドレス
と呼ぶ、このうちN₁とN₀とが２進化３進表示と
なる。このような（ｉ，ｊ）の値に対して、J_i,p
の値96通りを、第２図のＥ×P38に用意する。ア
ドレス96通り、それぞれ12ビツトとすると、96×
12＝1152ビツトのROMとなる。このJ_i,pは(10)式の
第１項に相当する。 つぎに、差分として、(10)式の第２項の一部であ
る。 を第２図のDEXP３９に用意する。DJ_i,jの最大値
は、ｉ＝95，ｊ＝７のときで、DJ_95.7＝25.784に
なるから、DJ_i,jは５ビツトの２進数で表わせる。
また、（ｉ，ｊ）は、96×８＝768通りである。し
たがつて、セントアドレス768通り、768×５＝
3840ビツトのROMになる。 EXP３８のROMに対するセントアドレス入力
は、第４図Ａの｛N₃〜N₀，S₅〜S₃｝の７ビツ
ト、DEXP３９のROMに対するアドレスすなわ
ちセントアドレスは、第４図Ａの｛N₃〜N₀，S₅
〜S₀｝の10ビツトのコードにすればよい。EXP
３８とDEXP３９の出力を加算すれば、(10)式の
J_i,jが２進数12桁の表示で得られる。 第４図Ａは、セント尺度上に量子化されたピツ
チを表現する２進数すなわち拡張されたセントア
ドレスを表わしている。O₄，O₃，O₂，O₁，O₀
は、オクターブを表わす。N₃，N₂，N₁，N₀は
１オクターブ内の12平均律半音階の各音（ノー
ト）を表わす。このうち（N₁，N₀）は２進化３
進数の（０，０），（０，１），（１，０）を表わ
し、（１，１）は発生しない。したがつて、（N₃，
N₂，N₁，N₀）は12進数となる。第５図に（N₃
〜N₀）と音階の対応を示す。S₅，S₄，S₃，S₂，
S₁，S₀は６ビツツトの２進数で、半音区間を64等
分した各ピツチを表現する。１オクターブは、
1200セントで、半音は100セントであるから、｛S₅
〜S₀｝は、1.5625セント間隔で100セントの区間
を表現する。 第４図Ｂは、NOD（ｎ）のデータフオーマツト
で、下位４ビツトがノートを、上位４ビツトがオ
クターブを示す。NOD（ｎ）は、指定されるオク
ターブとノートをもつ楽音の基本周波数₁に対応
する。 第４図ｃは、高調波性をもつた楽音に含まれる
各高調波成分の周波数_Rの基本周波数₁に対する
比をセントで表わした、ハーモニツクデータ
HMD_kである。 HMD_k＝1200log₂（_R／₁） ……(12) （ｋ＝１，２，３，……，64） を２進数で表わしたものである。（H₁₂〜H₀）の
13ビツトを用いると、±0.78125セントの精度で、
2⁸＝256次高調波まで実現できる。｛H₇，H₆｝は
｛N₁，N₀｝と同様２進化３進数表示である。 第４図Ｄは、非高調波性を表わすインハーモニ
シテイデータINH_kのフオーマツトである。INH
は、第４図ＣのHMDデータからの何セントかの
ずれで表わすことにしているので、半音内の区間
を表現する６ビツトデータ｛I₅〜I₀｝で良い。 第４図Ｅは、ビブラートやグライドなどの過渡
的または定常的な変動をセント尺度で表現するも
のである。変動の巾を±100セント以内とすると
｛V₆〜V₀｝の７ビツトのコードで表わすことがで
きる。このうち、V₆は符号ビツトになる。 これらの第４図に示されたデータから、所望の
飛越数Ｊを求める手順について説明する。まず、
各記号は次の意味をもつものとする。 (1) NOD（ｎ）：時刻ｎにおけるノートオクター
ブデータ（音高情報）に対する音高周波数
をセントアドレスで表わしたもの (2) HMD_k：基本周波数に対するｋ次の正高調
波周波数のセント表示であつて２進表示し
たもの（正高調波差セントアドレス） HMD_k＝1200log₂（_R／₁），_R＝k₁（ｋ＝１
，
２，３……64） ……(13) (3) INH_k：ｋ次の正高調波周波数からの周波数
のずれをセント表示で、かつ２進表示した
もの（非高調波差セントアドレス）。 _k＝k₁＋d_kとすると INH_k＝1200log₂（k₁＋d_k／k₁）……(14) を基本とするが、INH_kが100セントを越
えるときには、取り扱い上、100セント以
下のINH_kを求めるためにつぎのようにす
る。 INH_k+p＝1200log₂k₁＋p₁＋（d_k−p₁）／k₁＋
p₁ ……(15) （ｐ＝０，１，２，３，……かつd_k−p₁０） すなわち、ｋ次の高調波からd_kだけずれたもので
あるが、これを（ｋ＋ｐ）次高調波から（d_k−
p₁）だけ、ずれたものとみることを意味する。 (4) VIB（ｎ）：時刻ｎにおけるビブラートやグラ
イドによる周波数の偏移をセント表示し、
かつ２進表示したもの。（変調セントアド
レス） 以上の変数から、ｋ次高調波の周波数のセント
表示すなわちセントアドレスを、記号LOGJ（ｉ，
ｊ）で表わすと LOGJ_i,j＝NOD（ｎ）＋VIB（ｎ）＋HMD_k＋
INH_k ……(16) となる。LOGJ_i,jは、第４図Ａのデータフオーマ
ツトを持つ。このうち｛N₃，N₂，N₁，N₀，S₅，
S₄，S₃｝の７ビツトは、96進数で、(10)式における
ｉを表わす。｛S₂，S₁，S₀｝の３ビツトは同じく
ｊを表わす。これらのコードを前述のEXP３８
とDEXP３９の指数変換テーブルと差分指数変換
テーブルのアドレスデータをして与えると、(10)式
にしたがつた指数変換ができる。これを次式で表
わす。 J_i,j＝EXP〔LOGJ_i,p〕＋DEXP〔LOGJ_i,j〕
……(17) 第３図Ａより、指数変換テーブルは１オクター
ブの範囲しか設けていない。J_i,jは、この範囲内
での値を示すものである。オクターブを越える範
囲にある場合は、第４図Ａのオクターブデータ
｛O₄，O₃，O₂，O₁，O₀｝にしたがつてJ_i,jをビツ
トシフトすればよい。たとえば ｛O₄〜O₁｝＝（00011） のときは、３ビツト上位へシフトすればよい。何
ビツトシフトするかについては、正弦波発生器９
のビツト位置に合わせるようにすればよい。 以上で、データ構造とそれにもとづく飛越数Ｊ
の計算の手順が明らかになつた。 （16）式、（17）式、（18）式を一気に実行する
構成も実現できるが、本発明の実施例（第２図）
では、順次手順を追つて実行するようにしてい
る。（16）式、（17）式、（18）式を手順を追つて
実行するには、種々の方法が考えられる。先に述
べた第２図の構成による手順を、第１表に示す。

【表】 第１表において、命令群Ａ，Ｂ，Ｃのうち、Ａ
とＢが、８チヤンネル、各チヤンネルで20本のス
ペクトルに対する飛越数Ｊを計算する手順を示し
ている。命令群Ａは命令４〜７、命令群は命令８
〜11により成つている。各命令の内容は、命令内
容により示される。たとえば命令４はNOD（ｎ）
とVIB（ｎ）とを加算し、ワーキングレジスタ
WREG２に格納することを意味する。命令５は
ワーキングレジスタWREG２の内容と、ハーモ
ニツクデータHMD(I)とを読み出して、それらを
加えてWREG２に格納する。命令６は、WREG
２の内容と、インハーモンシテイデータINH(I)
とを加算し、レジスタLOGJ（Ｋ，Ｉ）に格納す
る。命令７は、レジスタLOGJ（Ｋ，Ｉ）の内容
をアドレスコードとして、指数変換テーブル
EXP３８と差分指数変換テーブルDEXP３９に
与えて、それぞれの出力を加えて、バツフアメセ
リBUF（Ｋ，Ｉ）２９に格納する。ここで、Ｉは
後述する処理タイムスロツト（PTS）を表わす
と共に、各チヤンネルにおけるスペクトルの番号
をも表わしている。Ｉ＝１，２，……20である。
Ｋはチヤンネルタイムスロツト（CHS）を表わ
している。Ｋ＝１，２，……，８である。CHS
については後述する。 命令群Ｂも第１表より同様にその演算内容の意
味を読み取ることができる。命令８における△は
零としておく。命令群Ａは、ノートオクターブデ
ータNOD（ｎ）が変更されたときに実行され、そ
れ以降は、命令群Ｂが実行される。命令群Ｂで
は、NOD（ｎ），HMD(I)，INH（Ｉ）が変化しな
いので、これらの計算をせず、前回の値LOGJ
（Ｋ，Ｉ）からVIB（ｎ−１）を引いてVIB（ｎ）
の新しい値に対しての計算を行ない指数変換を実
行する。ノートオクターブデータNOD（ｎ）が更
新されると一度命令群Ａにもどり、そのあと再び
命令群Ｂを実行する。 第１表において、ITSは命令タイムスロツト
で、ITS１〜４まであり、命令04，８はITS１で
実行されることを示している。また、それぞれの
命令実行時において活性化される書き込み線、書
き込みパルス、出力コントロール線を示してい
る。 以上の命令を実行するには、チヤンネルタイム
スロツトCHS、処理タイムスロツトPTS、命令
タイムスロツトITSの所定の時刻に、第２図のプ
ログラムカウンタ２１、タイミングパルスジエネ
レータ２２、シーケンサ２３、インストラクシヨ
ンデコーダ２４が動作する必要がある。以下に、
タイミングについて説明する。 第６図は、第２図の実施例のタイミンングを示
す図である。第６図Ａは、正弦波波形のサンプル
並びを示すもので、ある１つの正弦波波形のサン
プル周期は20μsである。第６図Ｂは、20μsの中を
拡大したもので、この中に８×20＝160個のタイ
ムスロツトがあり、160個のサンプルが存在する。
各サプルは、125nsきざみで処理される。チヤン
ネル１（CH1）には、20個のサンプルがある。
CH2〜８も同様である。一方、第６図Ｃは、Ａ
に同期しながら、飛越数Ｊの計算を行なうタイミ
ングである。160μsを単位とするチヤンネルタイ
ムスロツトCHSが１〜８まで設けられている。
CHS1では、チヤンネル１のＪ計算が行なわれ、
以下順に対応するチヤンネルのＪ計算が行なわれ
る。160×８＝1280μs（1.28ms）周期で各チヤン
ネルのＪ計算が繰り返される。第６図Ｄは、各チ
ヤンネルタイムスロツトCHSの内部を表わした
もので、例として、CHS１を拡大している。
CHS１の中には、5μsを単位として、処理タイム
スロツトPTSが１〜32まである。PTS(I)、Ｉ＝
１〜20ではチヤンネル１における、20個のスペク
トル（正弦波形）に対応する周波数を決める飛越
数を計算する。そして、PTS２１の前半の2.5μs
においた、計算された20個のＪの値を第６図Ｆに
示すように125nsきざみで、正弦波発生器９（第
１図）へ転送する。この転送のタイミングは、
CHS1〜８で異なる。たとえば、CHS８ではPST
２４の後半で実行される。第６図Ｅは、各処理タ
イムスロツトPTS１〜２０の中味を拡大したも
のである。PTS１〜２０は、それぞれ、命令タ
イムスロツトITS１〜４の４つの部分に分かれて
いる。それぞれは1.25μsの長さである。これらの
命令タイムスロツトITSにおいて上記第１表の命
令が実行される。PTS１〜２０の間は、第２図
の実施例において、ALU２６を中心とする演算
が行なわれる。PTS２１〜３２の間に、第２図
におけるMIF２５を中心とするデータの新たな
書き込みをデータバスDBを介して行ない、か
つ、VIB（ｎ），VIB（ｎ−１）データの更新を行
なう。 第６図の如きタイミングをつくり出す方法とし
ては種々のものがある。第７図と第８図は、その
一例を示している。第７図はタイムミングカウン
タで、５１は14段のカウンタでCKを入力とし、
P₀〜P₁₃を出力する。P₀〜P₂は２進化５進のカウ
ントを行ない、P₃〜P₁₃は２進の計数を行なう。
｛P₅，P₄｝は、命令タイムスロツトITS１〜４を
表わすコード、｛P₁₀〜P₆｝の５ビツトは処理タイ
ムスロツトPTS１〜３２を表わすコード、｛P₁₃，
P₁₂，P₁₁｝は、チヤンネルタイムスロツトCHS
１〜８を表わす３ビツトのコードに相当する。カ
ウンタ５２は５段より成る20進カウンタで、
｛Q₄，Q₃，Q₂，Q₁，Q₀｝を出力する。カウンタ
５１と５２は、同期している。カウンタ５１と５
２の出力より第８図に示すタイミングパルスが
TPG２２の内部でつくられる。CKは、125ns
（8MHz）の周波数である。P₁，P₂，P₃，P₄，P₅
より、WRC，ITS１〜４，WRC１〜４が得られ
る。ITS１〜４信号は、第２図の出力指令信号
OC１〜１２をつくり出すもとになる信号、WRC
１〜WRC４は書き込み指令信号WR０〜WR３を
つくり出す元になる信号である。 第９図は、バツフアメモリ２９に加えられるア
ドレスコードAD３とAD４、出力指令信号OC
９、書込指令信号WR３を発生させる回路例であ
る。アドレスコードAD４は｛P₁₃，P₁₂，P₁₁｝，
AD３は、｛P₁₀〜P₁₆）か｛Q₄〜Q₀｝をセレクタ
６９で選択した一方である。WR３は、インバー
ト入力のアンドゲート７０とインバート付オアゲ
ート７１により作られた処理タイムスロツト
PTS１〜２０におけるITS４に対応するWRC４
である。アンドゲート６０，６１，６２，６３
は、｛P₁₀，P₉，P₈｝＝｛１，０，１｝を検出する。
これは、PTS２１〜２４に相当する。このとき
はセレクタ６９はQ₄〜Q₀を選択する。EXORゲ
ート６４，６５，６６は｛P₇，P₆，P₅｝と
｛P₁₃，P₁₂，P₁₁｝の一致判定を行なう。アンドゲ
ート６７はPTS２１〜２４の中でCHS番号に一
致したPTSの半区間を選択し、出力が“Ｈ”の
ときにOC９を出力する。したがつて、まとめる
と、PTS１〜２０の中のITS４において、AD４
とAD３はそれぞれＫとＩを指定し、ITS４にお
いてWR３を出力し、第１表の命令７または11の
バツフアメモリ２９（BUF（Ｋ，Ｉ））への書き
込みを行なう。PTS２１〜２４の間のCHS＝Ｋ
に対応する2.5μsの間、OC９は“Ｈ”となり、
BUF（Ｋ，Ｉ）のＩ＝１〜２０の内容が、アドレ
スコードAD４とAD３にしたがつて出力される。 第１０図は、第２図におけるシーケンサ２３が
記憶している命令コードのフオーマツトの一例を
示すものである。操作用のOPコード２ビツト、
データの転送または格納先を表わすデステイネー
シヨンコード３ビツト、データを取り出してくる
レジスタを示すソース１コード３ビツト、ソース
２コード４ビツトより成る。それぞれのコードの
意味を、第１０図Ｂ〜Ｅに示している。OPコー
ドは、ALU２６の機能を指定する。第１表に示
した12通りの命令の演算は、第１０図の命令コー
ドによつて書き表わされる。第１０図ＥのZERO
は、ＡバスにZEROを出力させることを意味す
る。 第９図に例示したと同様の考え方で第１０図の
命令コードと第１表のCHS，PTS，ITS，書き
込み線、出力コントロール線などにもとづいて、
インストラクシヨンデコーダ２４や必要な制御信
号やタイミングパルスを発生させる回路を設計す
ることができる。 第１１図は、第１表の命令群ＡとＢの実行切り
替えのタイミングを示すものである。上から、チ
ヤンネルタイムスロツト、演算実行、Ｊ転送、割
込パルス、データ転送、KONフラグが示されて
いる。演算ＡまたはＢは、処理タイムスロツト
PTS１〜２０（第６図）で、20回実行される。
20回目の最終時に割込パルスINTが、第２図の
TPG２２より、第１図のCPU３に出力される。
このとき、同時に割込ベクタとして、CHS８を
示すコード｛P₁₃，P₁₂，P₁₁｝が、第２図のデー
タバスDBに出力される。CPU３は、この割込ベ
クタ｛P₁₃，P₁₂，P₁₁｝を読み取り、つぎのCHS
が１であることを知り、チヤンネル１の出すべき
音高が変化している場合、データ転送を行なう。
データ転送は、CPU３のデータバスから第２図
のデータバスDBへ行なわれる。そして、NOD
（ｎ）３３、PNO３６、INH３７およびステータ
スFF４１に所定のデータを書き込む。そして、
とくに、ステータスFFの中に含まれるKONフラ
グフリツプフロツプ（FF）をセツトする。KON
フラグは、CHS１に対応する音の高さが変更さ
れたことを示す。KONフラグが“１”のときは、
命令群Ａが読み出されてCHS１の間に実行され
る。実行が終ると再び、割込パルスが発生し、
CHS１を示す割込ベクタが出力される。同時に
KONフラグFFはリセツトされる。割込パルス
INTと割込ベクタ｛P₁₃，P₁₂，P₁₁｝に対応して
CPU３は、つぎのCHS２で前回の音高のままか、
どうかを判断し、同じ音高を出すべきとはデータ
転送が行なわれない。したがつてKONフラグは
“０”のままである。このときは、命令群Ｂが20
回実行される。 命令群Ａは、新たなNOD（ｎ）データをもと
に、Ｊを算出するプログラムで、命令群Ｂは、前
回のＪに対してビブラートデータの変化のみを修
正する命令群である。命令群ＡとＢの読み出しと
切り替えは、第７図のカウンタ５１の処理タイム
スロツトコード｛P₁₀〜P₆｝がPTS１〜２０に示
す時間内で、命令タイムスロツトITS１〜４に対
応して命令群ＡとＢを読み出し、KONフラグで
一方を選して出力するようにすれば行なえる。 CPU３から本発明の周波数制御装置へ転送す
べきデータ量は、第２図の実施例においては、
NOD（ｎ）１ワード、PNOが20ワード、INHが
20ワード、ステータスFF用１ワード、PRT用１
ワードで計43ワードで良い。 上記説明では、ビブラートデータ発生器４２を
８チヤンネルに対して共通の１個とした。グライ
ド効果の場合には、グライドデータGL（ｎ，ｋ）
とGL（ｎ−１，ｋ），（ｋ＝１，２，……，８）を
各チヤンネルに対して独立に備えて、各CHS１
〜８に対応して、それぞれのデータを出力させる
ようにすれば、チヤンネルごとに独立のグライド
がかけられる。 上記説明では、バツフアメモリ２９として、
160ワード用意したが、一度の転送は20ワード単
位で行われるから、20ワード用意するようにして
もよい。 第２図のパーシヤル番号メモリ３６とハーモニ
ツクデータメモリ３５にいては、前者が１ワード
当り13ビツト、後者が１ワード当り６ビツトで良
い。最大高調波次数を64としたが、これを増加さ
せるときには、パーシヤル番号メモリのワード数
64を増加させ、かつ、ハーモニツクデータの１ワ
ードを６ビツトからさらに増やせばよい。ハーモ
ニツクデータを直接CPU３から転送するように
してもよいが、第２図の実施例の方が転送データ
量が少なくてすむ。また、本発明の実施例では、
多数の高調波次数のうち一部を省略して、歯抜け
状の周波数制御値である飛越数Ｊを発生させるこ
とができる。また、パーシヤル番号メモリ３６の
20ワードのRAMには、別のパーシヤル番号を与
えるように説明したが、任意の複数ワードに同じ
パーシヤル番号を格納し、非高調波メモリ３７
に、少し異なつたINHデータを書き込むと、非
常に近い周波数の２つ以上の周波数成分の発生が
可能になる。すなわちコーラス効果が得られる。 鍵盤楽器のうちでもピアノでは、鍵盤の音域に
対して、低域ではピツチが下がり気味、高域では
ピツチが上がり気味であつて、１オクターブが正
確に１：２の周波数比になつていない。この現象
をピツチエクステンドと呼ぶことができる。この
ためには、このずれを発生させるためのROMを
設け、このROMを、NOD（ｎ）のデータにより
アクセスして、ノートオクターブに対応するずれ
の量を出力させ、この量を差分アドレスとして
ALU２６で加えるようにしてもよい。また、非
高調波メモリ３７に書き込むデータに、上記ずれ
を含ませることもできる。 なお、非高調波性をもたない楽音を発生させる
には、INHデータとしてゼロ値を書き込めばよ
いことは云うまでもない。 上記説明では、データフオーマツトとして一部
に２進化３進表示をするようにした。この代りに
２進化して進、２進化６進などの表示も可能であ
る。また、完全な２進表示でデータを表示しかつ
演算し、最後にこれを、ノートデータの部分を含
むより高位の桁について、２進化３進変化するこ
とにより、オクターブデータを得るようにしても
よい。このためには２−３進変換ROMを設けれ
ばよい。 上記第２図の実施例では、NOD（ｎ）用のレジ
スタを１個のみとした。これらのレジスタや
RAMの数を８チヤンネル分設ければ、演算手順
は、Ａ群だけで良くなる。このように、構成と演
算手順とには関連があり、本実施例に限らず種々
のものがあるが、これらの説明については省略す
る。 上記説明では、正弦波合成のための飛越数Ｊを
計算する手順として述べたが、正弦波以外の波形
を読み出す方式の波形発生器のための、周波数制
御にも使うことができる。たとえば、20本の高調
波成分でなく、１つの波形に対してＪを１つだけ
発生させる場合にも、上記と同様の考え方で最適
構成ができる。 ＜ポルタメント効果＞ 第２図の実施例において、ポルタメント効果に
対応して、飛越数Ｊを徐々に変化させることもで
きるようにしている。第２図の実施例では、１チ
ヤンネルすなわちCHS１についてのみポルタメ
ントがかかるようにしたものを示している。 まず先述のとおり、ポルタメントモードでは、
今回のノートオクターブデータがNOD（ｎ）３３
に、前回のノートオクターブデータがNOD（ｎ−
１）３４に格納される。と同時に、ポルタメント
スピードと押鍵間隔NOD（ｎ）−NOD（ｎ−１）
に対応する増分Δを表わすデータがPRT３２に
格納される。 ここで増分Δは、ポルタメントスピードの設定
値に比例し、押鍵間隔にも比例する値である。押
鍵間隔に比例させるのは、その大小に係わらず、
鍵NOD（ｎ−１）から鍵NOD（ｎ）に音高が徐々
に代わる際に遷移時間が同じになるようにするこ
とができるようにするためである。増分Δは鍵盤
１やタブレツト２などの設定状態をCPU３が読
み取つてデータバスDBを通じてPRT３２に格納
される。このデータはそのままあるいは若干の変
換を受けてポルタメント変換器において格納され
る。 第１表の命令群Ｃは、ポルタメントの増減判別
を行なう。命令Ｏは、前回のNOD（ｎ−１）に増
分△を加える。命令１は、その結果が、目標値で
あるNOD（ｎ）に到達したか、丁度一致したか、
越えたかを、比較判断する。CPはCompareの意
味である。この比較の結果、ALU２６は、その
内部のフラグFLGを設定する。ALU２６のフラ
グFLGとしては、ゼロフラグＺと符号フラグＳ
を設ける。これらのフラグは、通常の加減算器に
付属して設けられ、ゼロフラグＺは演算結果が全
ビツト共“０”のときに“１”となり、それ以外
では“０”になるフリツプフロツプ、符号フラグ
Ｓは、演算結果の最上位ビツトが“１”のときに
“１”となり、それ以外では“０”になるフリツ
プフロツプで構成される。命令１の比較結果と、
増分△の符号を表わす△Ｓとにより、命令２と３
の一方が実行される。命令２は、現状のノートオ
クターブデータNOD（ｎ−１）に△を加算したも
のを、新たなノートオクターブデータNOD（ｎ−
１）として格納する。命令３は、最終目標である
NOD（ｎ）を、新たなNOD（ｎ−１）として格納
する。 以上の命令群Ｃによつて、ポルタメント効果に
おいて、増分△を加算することによりピツチが目
標のノートオクターブデータNOD（ｎ）に達して
いないか、丁度か、あるいは目標値を越えてしま
うかを判断し、その結果にもとづいて、基本波や
高調波のセント尺度上の周波数を増分△だけ増や
す命令群Ｂを実行するか、あるいは、目標値
NOD（ｎ）にもとづく到達点での演算を行なう命
令群Ａを実行するかを選択させる。 第１２図は、３つのフラグ△Ｓ，Ｚ，Ｓの組み
合わせ状態により、命令０〜11のうち実行される
ものがどれになるかを示したものである。命令０
と１は毎回実行される。命令１における演算結果
であるフラグＺ，Ｓと△Ｓとにより、命令３と命
令群Ａ（命令４〜７）とが実行される場合と、命
令２と命令群Ｂ（命令８〜11）とが実行される場
合とに分類される。前者は、増分△の累算により
目標値NOD（ｎ）に丁度達するか、越えてしまう
場合である。後者は、増分△を累算しても、まだ
目標値NOD（ｎ）に達しない場合である。 第１３図はポルタメントモードにおけるタイミ
ングチヤートである。演算が実施される処理タイ
ムスロツトPTSは、命令群ＣはPTS３２におい
て、命令群ＡとＢはPTS１〜２０において実行
される。PTS２０の終りまたはPTS２１の初め
に割込パルスが発生し第１図のCPU３に対して、
新たなデータを要求する。このとき、CHSコー
ド｛P₁₃，P₁₂，P₁₁｝が割込ベクターとしてデー
タバスDBに出力され、CPU３は、いま、どの
CHSにあるかまた、つぎのCHSが何かを知るこ
とができる。もしも鍵が押しかえられていて、新
たなノートオクターブに移るべき状態になつてい
れば、CPU３は新たなNOD（ｎ）、前回のNOD
（ｎ−１）、PNO，INHの一群のデータとステー
タスフラグデータをデータ転送する。ステータス
データの中にはKONフラグが含まれており、
KONフラグFFを“１”にする。ポルタメントモ
ードでは、このKONフラグにかかわらず、演算
処理をすればよい。まず、CHS１の直前のCHS
８のPTS３２で、命令群Ｃの命令０〜３を実行
する。ただし命令２と３の一方は第１２図のフラ
グ△Ｓ、Ｚ，Ｓにより、その一方の実行は無視さ
れる。このあと、上記フラグの状況に従つて命令
群ＡまたはＢがCHS１のPTS１〜２０において
実行される。 命令群Ｃの読み出しは、PTSが32すなわち処
理タイムスロツトコード｛P₁₀〜P₆｝が｛111111｝
になるタイミングにおいて、命令０〜３を示すア
ドレスコードを順次シーケンサ２３内の命令
ROMに加えて命令０〜３を読み出すようにすれ
ばよい。命令２と３の一方を無視するには、読み
出された命令出力をフラグ△Ｓ、Ｚ，Ｓのコード
にしたがつてゲートするようにすればよい。 命令群ＡとＢの選択については、処理タイムス
ロツトコード｛P₁₀〜P₆｝が０〜19を示すタイミ
ングにおいて命令群ＡとＢを読み出す下位アドレ
スコード２ビツトを｛P₅，P₄｝により発生させ、
命令群ＡとＢとを区別するアドレスコードの上位
２ビツトをフラグ△Ｓ，Ｚ，Ｓの組み合わせによ
り指定して、４ビツトのアドレスを加えることに
より命令ROM内の命令４〜７と８〜11とを選択
的に読み出すようにすればよい。 第１４図は、第４図において示したデータ構造
をもつデータの演算を行なうALU２６のうち加
算器の例である。N₁とN₀は２進化３進数である
ため、下位S₅からの桁上げCsとＡバス上のN₁，
N₀およびＢバス上のN₁，N₀を入力として、出力
であるＣバス上のN₁，N₀と上位への桁上げC_Nが
第１４図の真理値表のように決まる。Ｂはハード
ウエアの例である。80はＡバスとＢバス上のS₅〜
S₀の６ビツトを入力とする２進加算器、８２はＡ
バスとＢバス上のO₅〜O₀，N₃，N₂を入力とする
２進加算器、８１は真理値表のパターンをもつ読
み出し専用メモリ（ROM）である。C_sは２進加
算器８０のキヤリー、C_NはROM８１から出力さ
れるキヤリーである。同様の考え方で、減算器や
比較器も構成できる。 第２図におけるビブラートデータ発生器４２は
デイジタル方式の正弦波発生器のようなものでよ
い。たとえば、ビブラート信号の波形を記憶した
ROMから、上記VIB（ｎ）、VIB（ｎ−１）を更新
するタイミングにおいて、ROMを読み出し、レ
ジスタにそれぞれ書き込むようにしたものでよ
い。 オクターブシフタ３０は、バツフアメモリ２９
の出力を１ビツト〜必要ビツトまでシフトした複
数組のコードを、それぞれに対応するゲートに加
えてこれらのゲートのうちの１組を、｛O₄，O₃，
O₂，O₁，O₀｝のコードで選択するようにすれば
よい。オクターブコードは、本実施例では５ビツ
トあるから、2⁵＝32種のオクターブが取り得るけ
れども、人の聴き得る周波数レンジは、20KHz〜
20Hzとして、10³倍10オクターブであるから、
ビツトシフトの可能性としては、10通り位と考え
てよい。このときは、MSBのO₄を省いてもよ
い。 第４図において、データは、O₄〜S₀までの15
ビツトを扱いうるように考えた。第４図Ｂ〜Ｅの
ようにデータ長が15ビツト以下の場合にはその上
下の余分のビツトは、“０”が並ぶようにすれば
よいことは云うまでもない。負数においては、２
の補数表示や１の補数表示などの表示をとるかに
よつて異なるが、後者では最上位に“１”を出力
し他に“０”を出力させる。前者では上位全ビツ
トに“１”を出力させるようにすればよい。１の
補数の場合、第４図Ｅの場合符号ビツトV₆を最
上位として使用すればよい。 以上のように第２図の実施例においては、第４
図と共に説明したフオーマツトの各データを、手
順を追つて演算することによつて、飛越数Ｊを計
算するようにした。ポルタメントモード（第１３
図）と通常のノーマルモード（第１１図）との切
り替えは、第２図のステータスFFの中に
NORMAL／PORTAMETOのモードビツトを用
意しておき、CPU３からこのビツトに“１”を
送るとノーマルモード、“０”を送るとポルタメ
ントモードとし、モードビツトにしたがつて、命
令読出しを切りかえるようにすればよい。なお、
ノーマルモードでは、PRT３２（第２図）にゼ
ロを書き込む。△がゼロになるようにしておく。 第１５図は、指数変換の他の実施例である。３
８は第２図と同じEXP３８でJ_i,pを記憶している。
３９−１は｛N₃〜S₃｝の７ビツトに対するアド
レスをもつ差分ROMで、96の指数サンプル値の
差分値（J_i+1,0−J_i+0））を記憶している。出力は
５ビツトである。３９−２｛S₂，S₁，S₀｝の３ビ
ツトに応じて、等分値の補間値を出力するための
簡易化された掛算用ROMである。すなわち、
（J_i-1,0−J_i,0）×ｊ／８を記憶している。このように
す ると、量子化誤害が少し増えるが、メモリのサイ
ズが768×５＝3840ビツトから、96×５＋2⁵⁺³×
５＝1760ビツトに減る。 上記第３図Ａでは１オクターブを2048〜4095に
割当てた。したがつて、12ビツトである。この場
合、12平均律の音は、±0.78125セントの誤差内に
なる。しかし、低域周波数ではオクターブコード
にしたがつてビツトシフトされて、しかも低位側
へシフトされることも考えられれる。このときに
は、12ビツトの下位が切り捨てられることにな
り、８〜９ビツトになることもある。このときに
は、上記誤差が増える。９ビツトのときには、３
ビツトシフトされたのであるから誤差は８倍で±
6.25セントになつてしまう。しかし周知のよう
に、９ビツトでは、239，253，268，284，301，
319，338，358，379，402，451の12個の数字の組
み合わせのとき、12平均律からの誤差は±1.2セ
ント以下となる。したがつて、Ｃとして、2048の
代りに、253×８＝2024をＣとし、23×16＝3824
をＢとすれば、12ビツトで最も高精度のセントア
ドレスから飛越数への変換ができる。 以上を要約すると本願は、基音および高調波か
らなる発生すべき楽音の基音の音高周波数に対応
する音高情報、上記楽音の音調波次数に関する正
高調波周波数情報およびポルタメントによる周波
数増減に対応する増分データを入力とし、少なく
とも１オクターブ区間を等間隔の所定のセント間
隔を持つ複数の区間に分け、上記区間の境界に対
してセント尺度上のアドレスを割り付け、上記音
高情報をセントアドレスの形式で与え、上記正高
調波周波数情報を音高情報からの差の形のセント
アドレスとして出力させ、上記音高情報のセント
アドレス、上記正高調波周波数情報に対応する差
セントアドレスを加算し、さらに上記増分データ
を累加（減）算して和セントアドレスを得、和セ
ントアドレスを周波数に正比例する周波数制御値
に変換する変換器に加えて周波数制御値を得るよ
うにするものであつて、上記音高情報、正高調波
数情報、増分データを格納する格納手段と、上記
格納手段に結合された情報伝達用の少なくとも１
本のバスラインと、上記バラインに接続された加
減算用の演算器と、その演算結果を格納する格納
手段と、演算結果を上記バスラインに出力する装
置と、上記変換器とを備え、上記セントアドレス
の区間分けは、１オクターブ区間内のセントアド
レス数の中位の桁の表現を２進化された３の倍数
進形式にし、上記ポルタメントによる周波数偏位
の増分を表わすデータを発生する手段は、前回の
音高周波数と今回の音高周波数ののセント差およ
びポルタメント速度の設定に対応した増分データ
を発生するようにし、上記音高情報を格納する手
段は、前回音高情報格納手段と今回音高情報格納
手段とよりなり、前回音高情報に上記増分データ
を累加（減）算することにより、和（差）セント
アドレスを得、これを変換器に加えて周波数制御
値に変換すると共に、上記累加（減）算に際し
て、上記和（差）セントアドレスが今回音高情報
のセントアドレスを越えたときには、累算結果の
変りに今回音高情報のセントアドレスを採用する
ようにして、セント尺度上で直線的なポルタメン
トを実現することを特徴とする周波数制御装置で
ある。 したがつてセント尺度上で直線的なポルタメン
トを実現することができ、全音域にわたつて、ほ
ぼ同じピツチ精度で周波数の移動ができ、しか
も、音域が変わつても、ポルタメント速度はアド
レス増分データ△に対しては一定に保たれる。し
かも、目標のノートオクターブに対するセントア
ドレスを越えることもなく、確実なポルタメント
が実現できる。 また、本発明は、１オクターブ内のセントアド
レス数を（Ｌ×Ｍ）とし、Ｍ間隔のＬ個について
対応する周波数制御値を記憶した第１の記憶装置
と、上記Ｌ個のうち隣接する周波数制御値の差分
値を基にした補間値を記憶した第２の記憶装置を
用いるようにしたので、セントアドレスの演算が
複雑な対数変換演算なしで精度良く行なえるとい
う効果をもつている。

【図面の簡単な説明】

第１図は本発明を適用したデイジタル式の電子
楽器のブロツク図、第２図は本発明の一実施例の
ブロツク図、第３図は指数変換テーブルの説明
図、第４図は上記実施例で用いるデータのフオー
マツトの一例を示す図、第５図は上記実施例のノ
ートコードを表わす図、第６図は上記実施例の動
作タイミングチヤートを示す図、第７図はタイミ
ングパルス発生用のカウンタを示す図、第８図は
タイミングパルスチヤートを示す図、第９図はデ
コーダを示す図、第１０図は命令コードのフオー
マツトの一例を示す図、第１１図はノーマルモー
ドにおける大局的なタイミングチヤートの図、第
１２図はポルタメントモードにおける命令の実行
パターンを示す図、第１３図はポルタメントモー
ドにおける大局的動作タイミングチヤートを示す
図、第１４図は加算器の動作説明図、第１５図は
指数変換テーブルの一例を示す図である。 １……鍵盤部、２……操作部、３……CPU、
４……RAM、５……ROM、６……エンベロー
プパラメータROM、７……周波数パラメータ
ROM、８……周波数制御装置、９……正弦波発
生器、１０……エンベロープデータ発生器、１１
……掛算器、１２……タイムスロツト制御装置、
１３……位相変調器、１４……デイジタルアナロ
グ変換器、２１……プログラムカウンタ、２２…
…タイミングパルス発生器、２３……シーケン
サ、２４……命令解読器、２５……マイコンイン
タフエース回路、２６……演算装置、２７……ワ
ーキングレジスタ、２８……RAM、２９……バ
ツフアメモリ、３０……オクターブシフタ、３１
……ポルタメントデータ変換器、３２……ポルタ
メントレジスタ、３３，３４……ノートオクター
ブレジスタ、３５……ハーモニツクデータメモ
リ、３６……パーシヤル番号メモリ、３７……非
高調波メモリ、３８……指数変換テーブル、３９
……差分指数変換テーブル、４０……ゲート、４
１……ステータスフリツプフロツプ、４２……ビ
ブラートデータ発生器。

Claims (1)

1. 【特許請求の範囲】 １ 基音および高調波からなる発生すべき楽音の
   基音の音高周波数に対応する音高情報、上記楽音
   の音調波次数に関する正高調波周波数情報および
   ポルタメントによる周波数増減に対応する増分デ
   ータを入力とし、 １オクターブ区間を等間隔の所定のセント間隔
   を持つ複数の区間に分け、上記区間の境界に対し
   てセント尺度上のアドレスを割り付け、上記音高
   情報をセントアドレスの形式で与え、上記正高調
   波周波数情報を高調波の基本周波数に対応するセ
   ントアドレスから差の形のセントアドレスとして
   出力させ、 上記音高情報のセントアドレス、上記正高調波
   周波数情報に対応する差セントアドレスを加算
   し、さらに上記増分データを累加（減）算して和
   セントアドレスを得、和セントアドレスを周波数
   に正比例する周波数制御値に変換する変換器に加
   えて周波数制御値を得るようにした装置であつ
   て、 上記音高情報、正高調波数情報、増分データを
   格納する格納手段と、上記格納手段に結合された
   情報伝達用の少なくとも１本のバスラインと、上
   記バスラインに接続された加減算用の演算器と、
   その演算結果を格納する格納手段と、演算結果を
   上記バスラインに出力する装置と、上記変換器と
   を備え、 上記セントアドレスの区間分けは、１オクター
   ブ区間内のセントアドレス数の中位の桁の表現を
   ２進化された３の倍数進形式にし、 上記ポルタメントによる周波数偏位の増分を表
   わすデータを発生する手段は、前回の音高周波数
   と今回の音高周波数のセント差およびポルタメン
   ト速度の設定に対応した増分データを発生するよ
   うにし、上記音高情報を格納する手段は、前回音
   高情報格納手段と今回音高情報格納手段とよりな
   り、前回音高情報に上記増分データを累加（減）
   算することにより、和（差）セントアドレスを
   得、これを変換器に加えて周波数制御値に変換す
   ると共に、上記累加（減）算に際して、上記和
   （差）セントアドレスが今回音高情報のセントア
   ドレスを越えたときには、累算結果の変わりに今
   回音高情報のセントアドレスを採用するようにし
   て、セント尺度上で直線的なポルタメントを実現
   することを特徴とする周波数制御装置。 ２ 特許請求の範囲第１項の記載において、音高
   情報の格納手段、正高調波周波数情報の格納手
   段、増分データの格納手段および演算結果の格納
   手段のうち所定のものを発音チヤンネル数に対応
   して設け、上記各格納手段を少なくとも１本のバ
   スラインに結合し、上記バスラインに演算器を結
   合して、上記各情報の演算を上記演算器において
   時分割多重で行なうことを特徴とする周波数制御
   装置。 ３ 特許請求の範囲第１項の記載において、セン
   トアドレスの中位の桁を２進化12進、２進化６
   進、２進化３進のうちの１つで表示し、演算器の
   中位を上記表示に対応した演算とするようにした
   周波数制御装置。 ４ 特許請求の範囲第１項の記載において、セン
   トアドレスを２進表示とし、演算器を２進演算器
   とし、演算結果のセントアドレスの中位を２進化
   12進、２進化６進、２進化３進のうちの１つに変
   換する変換器でオクターブコードとノートコード
   に分け、上記ノートコードを上記変換器に加えて
   その出力を上記オクターブコードでビツトシフト
   することにより、周波数制御装置を得るようにし
   た周波数制御装置。 ５ 特許請求の範囲第１項の記載において、変換
   器は少なくとも１オクターブ区間内のセントアド
   レス数（Ｌ×Ｍ）のうち、Ｍ間隔のＬ個について
   対応する周波数制御値を記憶した第１の記憶装置
   と上記Ｌ個のうち隣接する周波数制御値の差分値
   をもとにした補間値を記憶した第２の記憶装置を
   備え、上記第１と第２の記憶装置にセントアドレ
   スを加えて両記憶装置の出力を演算器で加算する
   ことにより上記区間内に対応する周波数制御値を
   得るようにした周波数制御装置。 ６ 特許請求の範囲第５項の記載において、第２
   の記憶装置は、隣接する周波数制御値の差分値を
   記憶する第３の記憶装置と、上記第３の記憶装置
   の出力と、セントアドレスの下位の所定ビツトを
   入力とする第４の記憶装置とより成り、上記第４
   の記憶装置の出力が上記第２の記憶装置の出力と
   なるようにしたことを特徴とする周波数制御装
   置。