JPS6352400B2

JPS6352400B2 -

Info

Publication number: JPS6352400B2
Application number: JP57084233A
Authority: JP
Inventors: Kinji Kawamoto; Kazuhiro Murase; Tetsuhiko Kaneaki; Masataka Nikaido
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1982-05-18
Filing date: 1982-05-18
Publication date: 1988-10-18
Also published as: JPS58200295A

Description

【発明の詳細な説明】本発明は、電子楽器に用いる楽音信号の種々の
包絡線信号をデイジタルデータとして生成する包
絡線信号発生装置に関し、特に、少量のデータで
広範な形状の信号が発生できるようにしたもので
ある。

第１図は、本発明の周波数制御装置を採用した
電子楽器のブロツク図である。１は鍵盤部、２は
音色タブレツトスイツチやビブラート効果のオン
オフスイツチ、ビブラート効果の深さを設定する
ボリユームなどにより構成される操作部、３は中
央処理装置（CPU）で、コンピユータなどに用
いられているものと同様のもの、４は読み書き可
能な記憶装置（ランダムアクセスメモリ、通常
RAMと呼ぶ）、５はCPU３の動作を決定するプ
ログラムが格納された読み出し専用記憶装置（リ
ードオンリーメモリー、通常ROMと呼ぶ）、７
は音色の合成するためのパラメータのうちエンベ
ロープパラメータを記憶しているROM、６は音
色の合成を行なうためのパラメータのうち周波数
に関するデータを記憶しているROMである。８
は本発明の周波数制御装置、９は特願昭56−
165189号のような正弦波発生器、１０は包絡線信
号発生器、１１は正弦波と包絡線信号を表わすエ
ンベロープデータを掛け合わせる掛算器、１２は
時分割多重化されている掛算結果のうち、所定の
ものを加え合わせたり、時分割多重の順序と入れ
かえるタイムスロツト制御装置、１３は時分割多
重化された位相変調器、１４はデイジタルアナロ
グ変換器、１５，１６は電気音響変換器である。

鍵盤部１、操作部２、CPU３、RAM４、
ROM５、ROM６、ROM７、周波数制御装置
８、包絡線信号発生器１０はデータバス、アドレ
スバスおよびコントロール線で結合されている。
このようにデータバスとアドレスバスとコントロ
ール線とで結合する方法そのものはミニコンピユ
ータやマイクロコンピユータを中心とした構成方
法として公知のものである。データバスとしては
８〜16本位用いられ、このバス線上をデータが一
方向でなく多方向に時分割的に送受信される。ア
ドレスバスも複数本たとえば16本用意され、通常
はCPU３がアドレスコードを出力し、他の部分
がアドレスコードを受け取る。コントロール線
は、通常、メモリ・リクエスト線（MREQ）、
Ｉ／Ｏリクエスト線（IQRQ）、リード線（RD）、
ライト線（WR）などが用いられる。MREQはメ
モリを読み書きすることを示し、IQRQは入出力
装置（Ｉ／Ｏ）の内容を取り出しすることを示
し、RDはメモリやＩ／Ｏからデータを読み出す
タイミングを示し、WRはメモリやＩ／Ｏにデー
タを書き込むタイミングを示す。このようなコン
トロール線を用いたものとしてはザイログ社のマ
イクロプロセツサZ80があげられる。

つぎに第１図の電子楽器の動作について述べ
る。鍵盤部１は複数の鍵スイツチを複数の群に分
けて、群内の鍵スイツチのON−OFF状態を一括
してデータバスに送ることができるように構成さ
れる。たとえば、５オクターブの鍵盤の場合61鍵
を６鍵（半オクターブ）づつの10群と１鍵のみの
１群の11群に分け、各群にアドレスコードを１つ
づつ割りつける。アドレスラインに、上記各群の
うちの１つを示すアドレスコードが到来し、
IORQとRDが印加されると、鍵盤部１はそのア
ドレスコードを解読して対応する群内のキースイ
ツチのON−OFFを示す６ビツトまたは１ビツト
のデータをデータバスに出力する。これらはデコ
ーダ、バスドライバおよび若干のゲート回路を用
いて構成することができる。操作部２のうち、タ
ブレツトスイツチについては鍵盤部１と同様の構
成をとることができる。ボリユームの設定状態に
ついては、ボリユームの出力する電圧をアナログ
デイジタル変換器によりデイジタルコードに変換
し、これを、アドレスコードとコントロール線
IORQとRDにより読み出すようにする。

CPU３はその内部にあるプログラムカウンタ
のコードに対応するROM５のアドレスから命令
コードを読み取り、これを解読して、算術演算、
論理演算、データの読み込みと書き込み、プログ
ラムカウンタの内容の変更による命令のジヤンプ
などの作業を行なう。これらの作業の手順は
ROM５に書き込まれている。まずCPU３は
ROM５より鍵盤部１のデータを取り込むための
命令を読み取り鍵盤部１の各鍵のON−OFFを示
すコードを各群ごとに取り込んで行く。そして、
押鍵されている鍵コードを、楽音発生部の有限の
チヤンネルに割り当ててゆく。

つぎにCPU３は操作部２よりデータを取り込
むための一群の命令を順次ROM５から読み取
り、これらを解読して、操作部２に対応するアド
レスコードとコントロール信号IORQとRDを出
力し、データバスに操作部２のスイツチやボリユ
ームの状態を表現するコードを出力させ、CPU
３内に読み込む。そして、どの音色の楽音信号を
合成すべきかをCPU３は知る。

以上で、楽音発生部のどのチヤンネルにどの周
波数をもつたどの音色を発生させるべきかが明確
になつたので、CPU３は各音色の周波数に関す
るデータを記憶しているROM６より、所望の音
色の周波数パラメータを格納してあるアドレスコ
ードとコントロール信号MREQとRDとを出力し
てデータバスに所望の周波数パラメータを読み出
してCPU３内に取り込み、周波数制御装置８に
書き込む。書き込むためには、周波数制御装置８
の内部に設けられたデータレジスタに対応するア
ドレスコードをCPU３が出力し、同時にIORQと
WRとを出力すると、WR信号の立上り時にデー
タバス上に出力されている周波数パラメータを表
わすデータが上記データレジスタに書き込まれ
る。

つぎに、出力すべき音色の内容を表わす音色パ
ラメータをROM７より読み出し、エンベロープ
発生器１０の内部のレジスタに書き込む。つぎに
周波数制御装置８とエンベロープ発生器１０の両
方に、発音出力指令を与えると、周波数制御装置
８は飛越数Ｊを正弦波発生器９に与え、包絡線信
号発生器１０はエンベロープデータを発生する。
正弦波発生器９の出力する飛越数Ｊに比例した周
波数をもつた正弦波データとエンベロープデータ
は掛算されて、エンベロープが正弦波に付与され
る。正弦波データとエンベロープデータとはそれ
ぞれ時分割多重化されて発生する。時分割多重
は、例えば、160多重とし、１チヤンネル当り20
の正弦波を割り当て、８チヤンネル設けることに
する。通常は、20本の正弦波の合成により、ひと
つの楽音を合成することになる。したがつて、フ
ーリエ級数の式で知られるとおり、20の正弦波デ
ータを加算することになる。このためのタイムス
ロツト間のデータ加算を、タイムスロツト変換器
１２で実施する。タイムスロツト変換器は、160
のタイムスロツトで時分割多重されて入力される
エンベロープデータで変調された正弦波データ列
のうち、所定のデータを加算しタイムスロツトの
数を減らしたり、あるいは特願昭57−202790号の
時分割多重変換装置のようにタイムスロツトの交
換を行なうものである。時分割多重位相変調器１
３は特願昭56−182083「デイジタル楽音変調装置」
のように時分割多重で複数種の変調を同時に実施
するものである。時分割多重位相変調装置１３の
出力はアナログデイジタル変換器１４によりアナ
ログ信号に直されて、電気音響変換器１５，１６
より出力される。

第１図では図示を省いたが、タイムスロツト変
換器１２や時分割多重位相変調装置１３に対して
も、アドレスバス、データバス、コントロール線
を介してCPU３と結合して、操作部２によつて
行なわれる音色や変調効果の設定に対応して、タ
イムスロツトの変換や変調条件を変えて設定する
ようにすることができる。

第１図において包絡線信号発生器１０はROM
７にアドレスと読出指令信号とを出力して所望の
データを直接読み取ることもできるようにしてい
る。

第２図は本発明の包絡線信号発生装置の実施例
のブロツク図である。第２図において、７は上述
のパラメータROMであつて、その内部には包絡
線信号のサンプル値を圧縮したデータが記憶され
ている。２０はサンプル演算器、２１はタブレツ
トインタフエース、２２は鍵インタフエース、２
３は補間計算器である。

タブレツトインタフエース２１とパラメータ
ROM７には、第１図のCPUより音色コードが供
給される。音色コードのうちの上位３ビツトは８
種類の楽器のうちの１つを指定するコードとして
パラメータROM７の上位アドレスに印加され、
パラメータROM７のうちの上記指定された楽器
音のパラメータが格納されている領域を選択す
る。音色コードの下位ビツトには、音色のモー
ド、たとえば、エンベロープ形状が、オルガン型
かピアノ型かなどを示すデータが含まれており、
タブレツトインタフエース２１を介してサンプル
演算器２０に供給される。タブレツトインタフエ
ース２１は、データラツチを含むもので、CPU
３がデータラツチに音色コードを書き込み、その
後、必要なタイミングにおいてサンプル演算器２
０が読み出す。CPU３は鍵インタフエース２２
に対して、発生させようとする音の高さを表わす
ノートオクターブデータと、その音高の鍵がON
かOFFかを表わす鍵ON、OFF信号とを供給し、
内部のラツチに書き込む。サンプル演算器２０は
内部の所定のタイミングにしたがつてタブレツト
インタフエース２１と鍵インタフエース２２の保
持しているデータを読み出し、このデータにもと
づいて、パラメータROM７に対し、アドレスデ
ータを出力して、その内容を読み出し、サンプル
を演算によつて生成し、補間計算器２３に供給す
る。補間演算器２３は、つぎつぎに供給される包
絡線サンプルの途中を補間演算、たとえば、直線
補間して、なめらかに変化する包絡線サンプルを
出力する。

第３図は、本発明において適用するサンプル演
算を説明するための包絡線信号とそれらのサンプ
ル値の例を示すものである。第３図ｂは発生させ
ようとする包絡線をdB尺度で描いたものであつ
て、最大値を0dB、最小値を−80dBとしている。
この曲線上の黒点S₀，S₁，S₂，………は時間間隔
T_i＝Ｔおよび2Tでサンプリングしたサンプル値
を表わす。このようなデータをもとに各サンプル
値のdB尺度上の差分値をとると第３図ａの
（ΔE₀、ΔE₁、ΔE₂、………）ようになる。第３図
ｃは、第３図ｂの黒点で示すサンプル値を、dB
尺度からリニア尺度の値（LE₀、LE₁、LE₂、…
……）に変換し、それぞれの点の間を点線状の直
線で結んだものである。本発明では、第３図ａに
示したdB差分値ΔE₀、ΔE₁、ΔE₂、………をパラ
メータROM７に記憶しておく。これらのdB差分
値を順次読み出して累算してゆくことにより、
dB尺度上の包絡線サンプルS₀，S₁，S₂，………
を得る。

つぎにdB尺度上の包絡線サンプルを対数一直
線変換してリニア尺度上の包絡線サンプルLE₀，
LE₁，LE₂，………を得る。この包絡線サンプル
のサンプル周期は、上記Ti＝Ｔや2Tなどである
が、この周期は最終的に出力される楽音サンプル
の周期T_sより大きい。したがつて楽音のサンプ
ル周期に対応した時刻での包絡線サンプルをつぎ
つぎに生成するために、サンプルLE₀，LE₁，
LE₂，………の隣接する２つのサンプルの間を直
線補間演算し周期T_sごとに第３図ｃの点線で示
したような形状をもつ包絡線サンプルを得る。

第４図は本発明の実施例のブロツク図で、第３
図に述べた演算手順を実現する。第４図において
読出演算制御部２５は音色コード、ノートオクタ
ーブデータ、鍵ON、OFFデータを読み込み、こ
れらのデータにしたがつて、音色コードと、ノー
トオクターブデータに対応する包絡線信号を表わ
すdB差分値ΔE_iを格納してある番地のアドレス
ADを順次発生し、読出指令信号RDを出力して、
パラメータROM７よりdB差分値ΔE_iを出力端子
DOに読み出し、ラツチ３０に格納する。ラツチ
３１には常にゼロが入つているものとする。加減
算器３２はΔE_iとゼロを加算してΔE_iを出しこれ
を加減算器３２の一方の入力に供給する。加減算
器３３の出力は、レジスタ３４に格納されるとと
もに、対数一直線変換器３５に供給される。加減
算器３３の他の入力にはレジスタ３４の出力が供
給される。レジスタ３４は１ワードのラツチであ
る。加減算器３３とレジスタ３４とは、ΔE_iを累
算して、 S_o＝_o-1 〓ⁱ⁼¹ ΔE_i (1) を生成し出力する累算器として働く。対数一直線
変換器３５は入力コードS_oに対して、直線化され
た出力コードLE_oを生成する読み出し専用メモリ
（ROM）である。入力が８ビツト、出力が16ビ
ツトとすると256×16＝4096ビツトのROMにな
る。包絡線サンプルLE_oはレジスタ３６に加えら
れ、１サンプル時間遅延される。そして、減算器
３７において、ΔLE_o＝LE_o−LE_o-1が演算され
る。減算器３７の出力ΔLE_oはビツトシフトレジ
スタ３８において下位に所定ビツトだけシフトさ
れ、加減算器３９の一方の入力に供給される。加
減算器３９の出力はシフトレジスタ４０で、楽音
サンプル周期T_sだけ遅延されて加減算器３９の
他方の入力に供給される。ビツトシフトレジスタ
３８は一種の割算器で、 δ_o＝（LE_o−LE_o-1）／（T_o-1／T_s） (2) （ｎ＝２、３、４、………）を実行する。

T_o-1／T_s＝2^P (3) のように２のべき乗であれば、Ｐビツトシフトす
ることが、割算に相当する。

δ_oを2^P回累算すると、 ΔLE_o＝LE_o−LE_o-1 (4) （ｎ＝２、３、４、………）になる。したがつて、LE_o-1からLE_oの間を、
T_o-1の時間で直線補間できる。補間された包絡
線サンプルは LE_o,j＝LE_o-1＋ｊ（LE_o−LE_o-1）／（T_o-1／T_s） (5) （ｊ＝１、………、T_o-1／T_s）と表わすことができる。

S_o、LE_o、ΔLE_o、δ_oの生成はT_i周期で実行さ
れる。したがつて、ラツチ３０、レジスタ３４，
３６、ビツトシフトレジスタ３８の記憶はT_iごと
のラツチパルスが読出演算制御部２５より出力さ
れて更新される。ビツトシフトレジスタ３８のシ
フトビツト数Ｐは読出演算制御部２５から出力さ
れるT_i／T_sに対応したＰを表わすコードにより
複数通りのシフトされた出力コードΔLE_o，
ΔLE_o／２，ΔLE_o／2²，………から選択され、そ
の出力がラツチされる。レジスタ４０は周期T_s
ごとにその内容が更新されるため、周期T_sごと
にラツチパルスが読出演算制御部２５より供給さ
れる。

第５図は簡単化された包絡線データ｛ΔE_i｝
（ｉ＝１、２、３、………、Ｎ）の例である。dB
差分値ΔE_iがパラメータROM内のアドレス１〜
Ｎに配置されている。先頭の番地０には、レリー
ズアドレスRADが格納されている。今、簡単化
するために、第３図ｂのT_i（ｉ＝１、２、３、…
……）が皆等しい場合について説明する。読出演
算制御部２５に入力される鍵ON、OFF信号が
“１”になり押鍵されると、まず、番地０を示す
アドレスADがROM７に出力され、RDが“０”
になつて、番地０に格納されているレリーズアド
レスRADを読み出し、これを内部のレジスタに
格納しておく。そのつぎにADを１増やし、かつ
RDを“０”にして１番地のΔE₁をラツチ３０に
書き込む。初期状態としてレジスタ３０，３４，
３６，３８，４０にゼロが格納してあつたとする
と、S₁＝０、LE₁＝０、ΔLE₁＝０、δ₁＝０であ
つた。したがつて加減算器３３の出力はS₂＝ΔE₁
となる。このあとは先に述べた手順で演算が実施
される。ｉが１つ進むごとにアドレスADが１づ
つ増加する。

鍵を押しつづけるとT_iはどんどん進むが、T_i＝
T₁₅の直前になると、アドレスADの増加を停止
し、ビツトシフトレジスタ３８の内容をクリアし
て、ゼロにし、直前の累算値を保持するようにす
れば包絡線信号はLF₁₅を維持したままになる。
その後、鍵ON、OFF信号が“０”になつて鍵が
はなされたことがわかると、T_i＝T₁₅に対応して
ΔE₁₅を読み出して、S₁₅〜S₁₆の減衰過程に入るよ
うにする。T₁₅はレリーズの開始点で、これに対
応するΔE₁₅が格納されている番地をレリーズア
ドレスRADとする。

T_i＝T₁₅になる前に、鍵ON、OFF信号が“０”
になると、アドレスADが１増加する代りにRAD
に書きかえられて出力され、ΔE₁₅が読み出され
る。そしてそのあとは、RAD＋１、RAD＋２、
………とレリーズ過程を進むようにする。このよ
うにすると、どの時刻に鍵がOFFになつても、
その時点あるいはそれにもつとも近い所定の時点
でRADに飛ぶことができ、鍵OFF後、速やかに
レリーズに入つてゆく。しかも、dB差分値を用
いているから、つながりがなめらかになる。たと
えばS₁₂からS₁₅へ飛ぶと、約5dBの不連続になる
が、ΔE₁₁からΔE₁₅に飛べばS₁₂のあとに、S₁₅〜
S₂₀がもとのデータにくらべ5dB低下してなめら
かにつながることになる。したがつて、飛ぶ前後
のつながりが、どんな包絡線形状でも、不連続を
生じない。また、dB尺度上にあるから、レリー
ズ過程の単位時間当りのdB変化（dB尺度上の傾
斜）は保たれる。したがつて、楽音の減衰の時間
変化の聴いた感じは、どの時点で鍵をOFFにし
ても、同じものになる。

以上述べた動作を実現する読出演算制御部２５
はアドレスADを制御するレジスタ、RADを格納
するレジスタ、アドレスを増減したり、変更した
りする演算装置、いわゆるALUおよび、これら
をコントロールするプログラムの入つたROMと
その解読器など、マイクロコンピユータにおいて
用いられている要素回路を用いて、マイクロコン
ピユータの順序制御と同様の手法で実現すること
ができる。

第５図では１通りのdB差分値よりなる包絡線
データを示している。この一群のデータを、鍵盤
のオクターブが異なるごとに別々にもつたり、さ
らに１オクターブ内のノートが異なるごとに別々
にもつことができる。このように別々のデータを
持つておくと、各音域の鍵に対して最適な包絡線
を使用することができ、優れた音色がどの音域で
もつくり出せる。このために、第４図におけるノ
ートオクターブデータを受け取り、このデータに
よつてパラメータROMのアドレスADを変更し
て、第５図の０〜Ｎ番地と別の番地に格納された
同種の形式のデータを選択するようにもできる。

第５図のデータ形式では、T_iを一定としたが、
一般に楽音の立上りでは包絡線の変化が激しいの
で、T_iを小さくして、サンプル点を多くするのが
良い。T_iの大きさをｉによつて変更できるように
するには、第６図のようなデータ形式にすれば良
い。第６図では０番地にレリーズアドレスRAD、
１番地にスロープデータSLOPE、２番地にポイ
ントインタバルPIとポイントナンバPN、その後
３〜７番地にΔE₁〜ΔE₅が格納されている。つぎ
にPIとPN、そのあとにΔE₆〜ΔE₁₄が格納され、
最後のグループとして、RAD番地にPIとPN、そ
の後にΔE₁₅〜ΔE₁₉が格納されている。RADは第
５図で述べたもの、SLOPEは立上り部の平均的
増分を示すデータでΔE₁〜ΔE₅に対し共通に加算
されるものである。PIはサンプル点間の間隔T_i
を示すコード、PNはサンプル点間隔T_iが何ポイ
ント続くかを示すコードである。第３図ｂの包絡
線であれば、２番地のPIはT₁を指定し、PNは５
である。８番地ではPIはT₆（＝2T₁）でPNは９
である。レリーズアドレスRADでは、PIはT₁を
指定しPNは５である。

第４図の実施例において第６図のデータ形式の
パラメータROMを読み出す手順を説明する。鍵
がONになると、まず０番地のRADをRADレジ
スタに格納する。つぎにスロープデータSLOPE
を読み出しレジスタ３１（第４図）に格納する。
その後PIとPNを読み出しPIレジスタとPNレジ
スタに格納する。つぎに３番地よりΔE₁を読み出
しレジスタ３０に格納する。そして、PNを１だ
け減じ、PIにしたがつて決まるT_i／T_sに対応す
るビツトシフト用のコードをビツトシフトレジス
タ３８に供給する。このようにすれば、区間T₁
の間の包絡線サンプルLE_1,jが計算される。T₁の
終了直前に、４番地からΔE₂を読み出しレジスタ
３０に格納し、PNを１だけ減じる。このように
して７番地まで進むとPN＝０になつているか
ら、つぎはPIとPNが格納されていることがわか
る。したがつて８番地を読み出し、PIレジスタ
とPNレジスタに格納する。そして、その後ΔE₆
を読み出しレジスタ３０に格納するとともにレジ
スタ３１をクリアする。さらにPN−１を求め、
PIのコードにしたがつて、T₆（＝2T₁）に対応す
るビツトシフト用のコードをビツトシフトレジス
タ３８に供給する。RAD−１番地に達するとPN
がゼロになるから、つぎにPIとPNが格納されて
いることがわかる。そこで８番地と同様の操作に
より、今度はレリーズ過程に入る。RADがレリ
ーズ過程であることはRADレジスタのデータと
現アドレスとの比較により判定できるから、
ΔE₁₉を読み出すとそのあとは続いて同じΔE₁₉を
読み出すようにすることができる。鍵ONが続け
ば、RAD番地の前で停止するようにすればよい。
鍵がRADより前の状態でOFFになつたときは、
ADレジスタの内容をRADに書きかえてレリーズ
過程に入ればよい。

第６図のようにSLOPEデータを設けると、
ΔE₁〜ΔE₅の立上り部のデータ長を小さくするこ
とができ、データ圧縮できる。SLOPEデータは
第３図ｂの包絡線形状の平均傾斜を示し、ΔE₁〜
ΔE₅はその傾斜からのずれ分になる。レリーズ過
程でRADに逆傾斜すなわち負のスロープデータ
を設けてもよい。

第６図のデータ形式のパラメータROMを読み
出す読出演算制御装置２５はその内部に、第７図
に示すようなPIレジスタ、PNレジスタ、ADレ
ジスタ、RADレジスタなどを備え、さらにALU
（算術論理演算器）、これらの動作手順を指示する
ROM、プログラムカウンタ、命令解読器などマ
イクロコンピユータで周知の回路を用いて構成す
ることができる。また、マイクロコンピユータそ
のものを使つて構成することも可能である。

上記説明では、１通りの包絡線信号をつくり出
す場合について説明した。楽音は一般に複数の周
波数成分より成りたつているから、複数の包絡線
信号を必要とする。また、単旋律だけでなく複音
を出す場合にも、それぞれの音に対して別々に包
絡線信号が必要になる。このためには、第４図の
実施例において、レジスタ３４，３６，４０の内
部に、複数個のレジスタを設け、加算器３３，３
９、減算器３７、対数一直線変換器３５、ビツト
シフトレジスタ３８を時分割多重化して使用する
ようにすればよい。レジスタ３４，３６，４０は
多重化数の段階を備えたシフトレジスタでも良
い。読出演算制御部２５の動作手順も、多重化数
に対応して時分割動作するように構成すればよ
い。

第８図は第４図で説明した本発明の包絡線信号
発生装置のサンプル演算器の部分をマイクロプロ
セツサと同様に、加減算器を時分割で使い、か
つ、種々のデータをバスライン上で伝送し、演算
手順をプログラム制御により実行するようにした
実施例である。

第８図において、５０はアドレスコントローラ
で第１図のCPU３からアドレスコードADR、デ
ータDB、入出力指令信号IORQ、書込指令信号
WRを受けて、パラメータROM７にアドレスAD
を送出し、パラメータROM７からアドレスAD
により指定されたデータをデータバスRDBより
読み込む。５１はタイミングパルスジエネレータ
（TPG）で、マスタクロツク周波数から内部に必
要なパルス信号をつくり出す。TPG５１はクロ
ツク発振器とカウンタとゲートを用いれば構成で
きる。５２はシーケンサで、アドレスや後述する
書込指令信号や読出指令信号などを、演算手順に
したがい出力させるための手順を記憶したROM
である。５３は命令解読器で、シーケンサ５２が
出力する命令コードを入力とし、アドレスコー
ド、書込指令信号、読出指令信号を出力させる。

５４はトレモロ変調レジスタで、トレモロ変調
を生じさせる周期的変動データの差分値をデータ
バスRDBより受け入れWR１の立上りで記憶す
る。OC１が“１”のとき、内容をＡバスに出力
する。スロープレジスタ５５はデータバスRDB
よりスロープデータを受け入れWR２の立上りで
記憶する。OC２が“１”のときＡバスに出力す
る。AD１にはスロープレジスタ５５の中にある
120個のレジスタのうちの１つを指定するアドレ
スコードが与えられる。５６はdB差分レジスタ
で120個のデータレジスタより成り、AD１によ
りそのうちの１つが指定される。そしてWR３の
立上りで、データバスRDBよりdB差分データを
受け入れて記憶し、OC３が“１”のとき、その
内容とＢバスに出力する。５７はエンベロープレ
ジスタで120個のデータレジスタより成り、アド
レスコードAD２によりそのうちの１つが指定さ
れ、Ｃバスより供給されるデータS_oをWR４の立
上りで記憶する。OC４が“１”のときdB尺度上
の包絡線サンプルデータS_oをＡバスに出力する。
５８は対数一直線変換器で、Ｃバスより供給され
るデータS_oをWR５の立上りでラツチし、対数一
直線変換された包絡線サンプルLE_oを、OC５が
“１”のときにＡバスに出力する。５９は包絡線
サンプルレジスタで120個のレジスタより成りア
ドレスコードAD３によりその１つが指定され、
Ｃバスより供給される包絡線サンプルLE_oが、
WR６の立上りでラツチされ、OC６が“１”の
ときＢバスに出力される。６０はワーキングレジ
スタ（WREG）で２ワードのレジスタにより構
成され、アドレスコードAD３によりそのうちの
１つが選択され、Ｃバスより供給されるデータを
WR７の立上りで内部に記憶し、OC７Ａが“１”
のときにＡバスにその内容を出力し、OC７Ｂが
“１”のときにＢバスにその内容を出力する。６
１は加減算器でＡバスとＢバスの各入力データを
演算して、Ｃバスに出力する。加減算の切り換え
選択は命令解読器５３により指定される。

６２は差分包絡線データレジスタでΔLE_oを記
憶する。20個のレジスタより成りそのうちの１つ
がアドレスコードAD４により選択され、WR１
０の立上り時点で加減算器６１が出力するΔLE_o
を内部に記憶する。６３は差分包絡線データレジ
スタで120個のデータレジスタより成りそのうち
の１つがアドレスデータAD５により指定され、
WR８が立上がるときに入力データが記憶され、
OC８が“１”のときに出力される。６４は入力
データを所定のビツト数だけシフトするためのシ
フトゲートである。何ビツトシフトするかは
SHIFT信号により指定される。シフトされた信
号はデータδ_oに対応する。６５は累算用の加減算
器である。６６は加減算器６５の出力を受けて記
憶するレジスタで120個のレジスタから成る。ア
ドレスデータAD５によりそのうちの１つが指定
され、WR９の立上りで記憶し、OC９が“１”
のときに出力する。

第８図の実施例では、１音当り20次の周波数成
分に対応する20個の包絡線信号を、８チヤンネル
すなわち８音分同時に発生するように、20×８＝
160の160重の時分割多重動作をするようにしてい
る。８音のうちの何音目かをＫ＝１〜８で表わ
し、20次のうちの何番目かをＩ＝１〜20で表わ
す。

演算の手順をつぎに説明する。先に用いた添字
ｎの代りに、ここではｉを用いる。

WREG←SLOPE（Ｋ、Ｉ）＋ΔE_i（Ｋ、Ｉ） (6) WREG←WREG＋S_i（Ｋ、Ｉ） (7) S_i+1（Ｋ、Ｉ）←WREG＋ΔAM_i（Ｋ、Ｉ） (8) LOG／LIN←WREG＋ΔAM_i（Ｋ、Ｉ） (9) ΔLE_i+1（Ｋ、Ｉ）←LOG／LIN−LE_i（Ｋ、Ｉ） (10) LE_i+1（Ｋ、Ｉ）←LOG／LIN (11) まず(6)式により、SLOPE（Ｋ、Ｉ）をスロープ
レジスタ５５より読み出し、dB差分データΔE_i
（Ｋ、Ｉ）をdB差分レジスタ５６より読出して加
算し、ワーキングレジスタ６０に格納する。つぎ
に(7)式のようにワーキングレジスタ６０の内容
と、エンベロープレジスタ５７の内容S_i（Ｋ、Ｉ）
とを読出して加算し、ワーキングレジスタ６０に
格納する。つぎに(8)式にしたがい、ワーキングレ
ジスタ６０の内容と、トレモロ変調レジスタ５４
の内容ΔAM_i（Ｋ、Ｉ）とを読み出して加算し、
新たなエンベロープサンプルS_i+1（Ｋ、Ｉ）を得、
これをエンベロープレジスタ５７の（Ｋ、Ｉ）番
地に格納する。また(9)式により、同じ答を、対数
一直線変換器５８の入力ラツチに書込む。つぎ
に、(10)式にしたがい、対数一直線変換器５８の出
力と包絡線サンプルレジスタ５９の出力を読み出
し、その差ΔLE_i+1（Ｋ、Ｉ）をとつて、差分包絡
線データレジスタ６２の(I)番地に書き込む。つぎ
に(11)式にしたがい対数一直線変換器５８の出力で
あるLE_i+1（Ｋ、Ｉ）を包絡線サンプルレジスタ５
９の（Ｋ、Ｉ）番地に書き込む。上記説明および
(6)〜(11)式において、（Ｋ、Ｉ）は８×20＝160ワー
ドのレジスタのうちの１つを指示する。ｉは正の
整数で鍵ONを検出した後を１として順次増加す
るサンプル番号である。

上記計算手順を実行するには、先に説明したア
ドレスコードAD１〜４、書込指令信号WR４〜
７，１０、読出指令信号OC１〜６，７ａ，７ｂ
を(6)〜(11)式の順序で出力するようにすればよい。

(6)〜(11)式を、まずＫ＝１において、Ｉ＝１〜20
に対して実行し、つぎにＫ＝２、………８として
ゆき、一順すると、また最初にもどるようにする
ことにより、ｉを１つづつ進めてゆくことができ
る。

差分包絡線データレジスタ６２はＩ＝１〜20の
20ワードのレジスタから成る。したがつて、Ｉ＝
１〜20の新しい20個のΔLE_i+1（Ｋ、Ｉ）が求まる
と、そのあと、この新しいΔLE_i+1（Ｋ、Ｉ）は差
分包絡線データレジスタ６３の内部の対応する20
個の番地のレジスタへ転送される。この転送の速
度は差分包絡線データレジスタ６３の読出速度、
すなわち、アドレスコードAD５の更新速度に一
致していなければならない。またこの速度は最終
的にエンベロープデータLE_i,jが出力される周期に
対応する。差分包絡線データレジスタ６３のアド
レスAD５は常に160を周期として循環的に変化
し、ΔLE_i（Ｋ、Ｉ）がアドレスコードAD５で決
まる（Ｋ、Ｉ）にしたがつて、つぎつぎ出力され
る。シフトゲート６４はΔLE_i（Ｋ、Ｉ）を所定ビ
ツト数だけシフトして、δ_i（Ｋ、Ｉ）を出力し、
加減算器６５とレジスタ６６により累算してゆ
く。

第９図は第８図の実施例に用いるパラメータ
ROM７のデータの例である。番地０はパーカツ
シブかノーマルエンベロープかなど音の基本性質
を示す。MODEコードと、Ｉ＝１〜20本の包絡
線のうち最大何本を出力するかを指定する高調波
制限コードより成る。番地１は先述のレリーズア
ドレスである。番地２〜21は20本の包絡線信号に
対応する各タイムスロツトが、何番目のエンベロ
ープデータを使用するかを指定するデータのテー
ブルである。22〜41番地は20個のスロープデータ
である。42番地は立上り部分のポイントインタバ
ルPIとポイントナンバーPNである。43〜62、63
〜82、………、103〜122番地は各20個づつPN個
グループのdB差分データである。123番地はつぎ
のPIとPNである。124〜143、144〜163、164〜
183、………、204〜223は各20個づつのdB差分デ
ータである。以降同様の配列となつている。この
ような構成のパラメータが複数セツト用意されて
いる。それぞれのセツトは特定の音色の特定の音
域に対応して設けられている。

第８図のアドレスコントローラ５０にCPU３
（第１図）からアドレスコード、データ、制御信
号IORQ，WRが供給されて、音色コード、ノー
トオクターブデータ、鍵ON、OFFデータが供給
されると、それらのデータをもとにして、パラメ
ータROMの内の指示された音色領域の中のノー
トオクターブに対応するパラメータセツトが入つ
ている領域のスタートアドレスが判る（このスタ
ートアドレスはCPU３から直接与えるようにし
てもよい。）。このスタートアドレスをパラメータ
ROMへアドレスバスADを介して供給し、デー
タをRDBより読み出して、アドレスコントロー
ラ５０の内部のレジスタに格納する。つぎつぎに
アドレスを進めて、０〜21番地のデータを取り込
む。つぎにスロープデータを22〜41番地より読出
してスロープデータレジスタ５５に格納する。つ
ぎに42番地のPIとPNをアドレスコントローラ５
０内の所定のレジスタに格納する。つぎに43〜62
番地のdB差分データΔE₁（Ｋ、Ｉ）をdB差分レジ
スタ５６に格納する。以上のデータを読み込んだ
ので(6)〜(11)式の演算が先述の手順で行なえる。モ
ード、高調波制限コード、レリーズアドレス、タ
イムスロツト／包絡線番号テーブル、PI、PNな
どは各チヤンネルごとに必要なので、それぞれを
格納するレジスタをアドレスコントローラの内部
に備えている。

第９図において、高調波制限コードＭは１〜20
の数で、この数Ｍを越え20以下の包絡線サンプル
として、ゼロを出力するように指定する。このた
めには、（Ｍ＋１）〜20に対してはΔE_iとして負
の大きい数を適用することにより、ΔLE_iとして
負の大きい数とし、シフト量を小さくとつておく
ことにより、δ_iを負の大きな数とする。このよう
にすることにより、加減算器６５における累積値
を負数としてしまう。一方、一般に包絡線サンプ
ルは通常ゼロか正の値でよい。したがつて、加減
算器６５の演算結果が負のときは、これを検出し
て、ゼロを強制的に出力するように制御線６８を
設けている。このようにすれば、不用な包絡線サ
ンプルをゼロとすることができる。

第９図において、タイムスロツト／包絡線番号
テーブルは、Ｉ＝１〜20のタイムスロツトの任意
のタイムスロツトの包絡線のdB差分データΔE_i
（Ｋ、Ｉ）をＩが異なる他のデータΔE_i（Ｋ、I′）
（I′≠Ｉ）で代用する際に、ＩとI′の対応表を与え
るものである。このようにしておくと、ΔE_i（Ｋ、
Ｉ）としては、Ｉ＝１〜20の全部をもつ必要がな
く、Ｉ＝１〜10を準備しておきＩ＝11〜20につい
ては、Ｉ＝１〜10のうちの適切なもの、形状の似
ているものを選択するようにできる。このために
は、Ｉ＝11〜20の計算において、Ｉ＝１〜10に対
応するΔE_i（Ｋ、Ｉ）の格納されているアドレス
を出力するようなアドレス変換操作を行なえばよ
い。このようなアドレスの変換はマイクロコンピ
ユータやミニコンピユータの相対番地や間接番地
の操作と同様の操作により実現できる。

第８図のトレモロ変調レジスタ５４に供給する
データは周期的に変動する波形の差分PCMデー
タをROMに格納したものを読出すようにすれば
よい。

以上のように、第８図に示したマイクロプロセ
ツサ構造のサンプル演算器を用いることによつて
バスラインに接続したレジスタ群と加減算器など
により、プログラムによつて所定の演算ができ
る。(6)〜(11)式の手順は１つの例であつて、一部の
データを省いたり、あるいは手順を変更すること
により種々の実施例を構成できる。

アドレスコントローラ５０、タイミングパルス
ジエネレータ５１、シーケンサ５２、命令解読器
５３は、既に種々のマイクロプロセツサで知られ
ているので、その詳細については省く。

上記説明において、鍵ONの状態が続くと、レ
リーズアドレスRADの手前で一定の包絡線サン
プルを出しつづけるようにしたが、RAD−１に
到達するとそのあとから、さらに手前のアドレス
に飛ばすことにより、たとえば第３図ｂで説明す
れば、S₆〜S₁₅を繰り返すようにアドレスの操作
を行なつてもよい。また、S₆〜S₁₅を繰り返すの
でなく、S₁₅からS₆〜S₁₅の間のアドレスに適当に
飛ぶようにしてもよい。このようなアドレスの操
作は擬似ランダムシーケンス発生器の出力するラ
ンダムコードをアドレスに加算または減算するこ
とによつて実現することができる。

レリーズ過程の一種として、楽器ではダンパー
をかけたり、ミユーテイングを高速でかけたりす
ることが要求される。このような要求が発生した
場合、dB差分データを負の大きい値にすること
により、累算により急速な減衰を実現できる。こ
のためにはΔE_iとして所定の値を書き込むような
手順をつくつておけば良い。

第１０図は、第８図の実施例のタイミングを示
す図である。第１０図Ａは正弦波波形のサンプル
並びを示すもので、ある１つの正弦波波形のサン
プル周期は20μsである。第１０図Ｂは20μsの中を
拡大したもので、この中に８×20＝160個のタイ
ムスロツトがあり、160個のサンプルが存在する。
各サンプルは125nsきざみで処理される。チヤン
ネル１（CH１）には、20個のサンプルがある。
CH２〜８も同様である。一方、第１０図ＣはＡ
に同期しながら、差分包絡線サンプルΔLE_i,jの計
算を行なうタイミングである。160μsを単位とす
るチヤンネルタイムスロツトCHSが１〜８まで
設けられている。CHS１ではチヤンネル１の
ΔLE_i（１、Ｉ）の計算が行なわれ、以下順に対応
するチヤンネルの計算が行なわれる。160×８＝
1280μs（1.28ｍｓ）周期で各チヤンネルのΔLE_i計
算が繰り返される。第１０図Ｄは各チヤンネルタ
イムスロツトCHSの内部を表わしたもので、例
としてCHS１を拡大している。CHS１の中には、
5μsを単位として、処理タイムスロツトPTSが１
〜３２まである。PTS(I)、Ｉ＝１〜20ではチヤ
ンネル１における20個のスペクトル（正弦波形）
に対応する差分包絡線サンプルΔLE_i（Ｋ、Ｉ）を
計算する。そして、PTS２１の前半2.5μsにおい
て、計算された20個のΔLE_i（Ｋ、Ｉ）値を第１０
図Ｆに示すように125nsきざみで、差分包絡線レ
ジスタ６３（第８図）へ転送する。この転送のタ
イミングはCHS１〜８で異なる。たとえば、
CHS８ではPTS２４の後半で実行される。第１
０図Ｅは各処理タイムスロツトPTS１〜２０の
中味を拡大したものである。PTS１〜２０はそ
れぞれ命令タイムスロツトITS１〜６の６つの部
分に分かれている。それぞれは830nsの長さであ
る。これらの命令タイムスロツトITSにおいて前
記(6)〜(11)式の命令が実行される。PTS１〜２０
の間は第８図の実施例において、加減算器６１を
中心とする演算が行なわれる。PTS２１〜３２
の間に、第８図におけるΔAM_i（Ｋ、Ｉ）、
SLOPE_i（Ｋ、Ｉ）、ΔE_i（Ｋ、Ｉ）を中心とするデ
ータの新たな書き込みをデータバスDBを介して
行なう。

第３図の包絡線の形状において、パーカツシブ
形の場合、指数関数で減衰する場合には、ΔEは
減衰過程においては、ｉにかかわらず一定の値で
良いことになるから、減衰過程における代表値と
して、一種のΔEを持つだけで良くなり、大幅な
データ圧縮ができることになる。

第４図の対数一直線変換器３５の変換特性とし
て、入力S_oが小さいとき、たとえば−80dB以下
に相当する入力コードに対してはLE_oとしてゼロ
を出力するように、ROMを構成してもよい。

以上のように本発明によれば、次のような優れ
た効果が得られる。

(1) 包絡線サンプルをデイジタルデータとして記
憶し、これをもとに、補間演算しているので、
まばらな包絡線サンプルをもとにして、なめら
かに連続する包絡線信号データが得られる。

(2) 包絡線サンプルを差分データとして記憶して
おき、これを累算するようにしているので包絡
線サンプルを単純に連続的に読み出すことが適
切でない。鍵ON→OFFへの変化時点において
も、なめらかな包絡線変化がつくり出せる。

【図面の簡単な説明】

第１図は本発明を採用した電子楽器のブロツク
図、第２図は本発明の基本構成を示すブロツク
図、第３図は本発明の包絡線信号発生装置の扱う
包絡線信号波形を示す図、第４図は本発明の実施
例の要部のブロツク図、第５図、第６図は本発明
に用いるデータのフオーマツトの一例を示す図、
第７図はアドレス演算レジスタを示す図、第８図
は本発明の他の実施例のブロツク図、第９図はそ
のデータのフオーマツトの一例を示す図、第１０
図はそのタイミングチヤートを示す図である。７……記憶器、２０……サンプル演算器、２３
……補間計算器。

Claims

【特許請求の範囲】１楽音の包絡線信号を記憶したデイジタル型の
記憶器と、上記記憶器から包絡線信号を順次読出
して包絡線サンプルを生成するサンプル演算器
と、上記包絡線サンプルの相隣るものの間を補間
演算する補間計算器とを備え、上記記憶器が記憶
しているデータは包絡線サンプルの差分値であつ
て、上記サンプル演算器は上記差分値を順次累算
することにより包絡線サンプルを生成するように
し、さらに記憶器は包絡線信号の立上りと立下り
区間の少なくとも一方において傾斜に対応したス
ロープデータを記憶し、上記サンプル演算器は上
記スロープデータにより指定されるスロープ値
を、上記立上りと立下り区間において、包絡線サ
ンプルに加えることにより、急峻な包絡線信号を
生成し得るようにした包絡線信号発生装置。２特許請求の範囲第１項の記載において、包絡
線サンプルの生成周期を可変にするとともに、生
成周期に応じて補間演算区間を可変とした包絡線
信号発生装置。３特許請求の範囲第１項の記載において、記憶
器に記憶されたデイジタルデータの読み出しを鍵
OFF時にはレリーズ過程のアドレスに飛ぶよう
にした包絡線信号発生装置。４特許請求の範囲第１項の記載において、記憶
器に記憶されたデイジタルデータの読み出しを鍵
ONが長時間続くときに、データのアドレスがラ
ンダムに変化するようにしたことを特徴とする包
絡線信号発生装置。５特許請求の範囲第１項の記載において、サン
プル演算器と補間演算器を時分割多重動作させ、
複数の包絡線信号を発生するようにした包絡線信
号発生装置。