JPH0332917B2 - - Google Patents
Info
- Publication number
- JPH0332917B2 JPH0332917B2 JP57185094A JP18509482A JPH0332917B2 JP H0332917 B2 JPH0332917 B2 JP H0332917B2 JP 57185094 A JP57185094 A JP 57185094A JP 18509482 A JP18509482 A JP 18509482A JP H0332917 B2 JPH0332917 B2 JP H0332917B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- board
- superconducting
- card
- micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Containers, Films, And Cooling For Superconductive Devices (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、極低温で使用する超伝導素子を高密
度に実装し、高性能を揮させるための超伝導素子
実装体に関するものである。
度に実装し、高性能を揮させるための超伝導素子
実装体に関するものである。
技術の背景
従来この種の超伝導素子実装体は、第1図の要
部断面図に示すように形状エツチングで形成した
ソケツト穴101を有するシリコンボード(以下
ボードという。)1とソケツト穴101内に注入
された水銀球102、超伝導素子2を塔載したシ
リコンカード基板(以下カードという。)3、カ
ード3とL字型に接着して白金マイクロピン40
1を装着したシリコンフツト基板(以下フツトと
いう。)4、ボード1に対して超伝導素子2の反
対側に配置した超伝導素子及び超伝導素子間の動
作を制御する配線モジユール5、配線モジユール
5に装着された白金マイクロピン501より構成
されている。103,104,105はそれぞれ
配線モジユール、フツト、カードの配線、201
ははんだバンプである。マイクロピン、マイクロ
ソケツトの数は1組のカード基板に対して例えば
10個前後で1個のボードには16組から32組のカー
ドが挿入されるため、数千個前後のソケツト穴が
あけられ、また1個の配線モジユール上はソケツ
ト穴に同等の数千個のマイクロピンが植立され、
各々のソケツト穴の寸法は欠径で100μm前後、マ
イクロピンの寸法は直径で60μm前後となつてい
る。
部断面図に示すように形状エツチングで形成した
ソケツト穴101を有するシリコンボード(以下
ボードという。)1とソケツト穴101内に注入
された水銀球102、超伝導素子2を塔載したシ
リコンカード基板(以下カードという。)3、カ
ード3とL字型に接着して白金マイクロピン40
1を装着したシリコンフツト基板(以下フツトと
いう。)4、ボード1に対して超伝導素子2の反
対側に配置した超伝導素子及び超伝導素子間の動
作を制御する配線モジユール5、配線モジユール
5に装着された白金マイクロピン501より構成
されている。103,104,105はそれぞれ
配線モジユール、フツト、カードの配線、201
ははんだバンプである。マイクロピン、マイクロ
ソケツトの数は1組のカード基板に対して例えば
10個前後で1個のボードには16組から32組のカー
ドが挿入されるため、数千個前後のソケツト穴が
あけられ、また1個の配線モジユール上はソケツ
ト穴に同等の数千個のマイクロピンが植立され、
各々のソケツト穴の寸法は欠径で100μm前後、マ
イクロピンの寸法は直径で60μm前後となつてい
る。
従来技術と問題点
従来の超伝導素子実装体は上に述べたような構
成となつているで、ボード上に挿入、組込み可
能なカード数はフツト4の板巾の間隔で限定され
るため、より多くのカード数の実装すなわち超伝
導素子の高密度実装化がはかれない。将来超伝
導素子寸法の微細化に伴つて、信号伝達端子数が
増大したときフツト上に植立されたマイクロピン
数では不足する。仮にマイクロピン列数を増大す
るとフツトの巾を増加しなければならず、前述し
たとの関係から高密度実装がはかれない、1
枚の配線モジユール基板上に数千個以上の微細で
形成の困難なマイクロピンを相互の位置精度を保
証して植立することは極めて困難である、ボー
ドはシリコン基板に多数の穴を形成したものであ
り、かつ2枚の穴あき基板を接着剤によつて貼り
合わせたものであるため、高密度実装用に大形化
した場合には強度が弱く、かつ極低温下では湾曲
し、マイクロピンと水銀球の接続の信頼性も低下
させる。特に大形配線モジユールの数千個のマイ
クロピンとソケツト穴を確実に接続保持するのは
極めて困難であるなど多くの問題点があつた。
成となつているで、ボード上に挿入、組込み可
能なカード数はフツト4の板巾の間隔で限定され
るため、より多くのカード数の実装すなわち超伝
導素子の高密度実装化がはかれない。将来超伝
導素子寸法の微細化に伴つて、信号伝達端子数が
増大したときフツト上に植立されたマイクロピン
数では不足する。仮にマイクロピン列数を増大す
るとフツトの巾を増加しなければならず、前述し
たとの関係から高密度実装がはかれない、1
枚の配線モジユール基板上に数千個以上の微細で
形成の困難なマイクロピンを相互の位置精度を保
証して植立することは極めて困難である、ボー
ドはシリコン基板に多数の穴を形成したものであ
り、かつ2枚の穴あき基板を接着剤によつて貼り
合わせたものであるため、高密度実装用に大形化
した場合には強度が弱く、かつ極低温下では湾曲
し、マイクロピンと水銀球の接続の信頼性も低下
させる。特に大形配線モジユールの数千個のマイ
クロピンとソケツト穴を確実に接続保持するのは
極めて困難であるなど多くの問題点があつた。
発明の目的
本発明は、これらの欠点を解決するためにボー
ドを分離して各々対向する配線モジユール上に垂
直に装着し、2枚の対向する配線モジユールに垂
直に棚板状に超伝導素子塔載ボードを積層実装し
たことを特徴とし、その目的は信頼度の高い高実
装密度化をはかつた超伝導素子実装体を提供する
ことにある。以下図面について詳細に説明する。
ドを分離して各々対向する配線モジユール上に垂
直に装着し、2枚の対向する配線モジユールに垂
直に棚板状に超伝導素子塔載ボードを積層実装し
たことを特徴とし、その目的は信頼度の高い高実
装密度化をはかつた超伝導素子実装体を提供する
ことにある。以下図面について詳細に説明する。
発明の実施例
第2図は本発明の実施例であつて第1図と同じ
記号は同じ部分を示す。本実施例の超伝導素子実
装体は、ボード1がソケツト穴101中に収容し
た水銀球102を有するボード構成部材108
と、ボード上配線107上に形成した白金座金1
06を有するボード構成部材109との貼合せに
より水銀キヤビテイ・マイクロソケツト部を形成
してなり、該ボード1を配線モジユール5に垂直
に接着して構成されている。2は超伝導素子では
んだバンプ201によりカード3上に塔載されて
あり、またカード3の両端部にはボード1のソケ
ツト穴101に対応して、ソケツト穴101中に
緩挿されるべく同位置、同数の白金マイクロピン
401が植立されている。2枚の対向する配線モ
ジユール5の間隔を固定し、組立体を形成するた
めのSi枠板502の両端面が配線モジユール5の
面に接着されている。6はカード3をボード1に
装着後、安定に保持するため、ボード1の下面と
カード3の上面間に挿入する液板状バネ材であ
る。503は配線モジユール5の配線パターンで
ある。
記号は同じ部分を示す。本実施例の超伝導素子実
装体は、ボード1がソケツト穴101中に収容し
た水銀球102を有するボード構成部材108
と、ボード上配線107上に形成した白金座金1
06を有するボード構成部材109との貼合せに
より水銀キヤビテイ・マイクロソケツト部を形成
してなり、該ボード1を配線モジユール5に垂直
に接着して構成されている。2は超伝導素子では
んだバンプ201によりカード3上に塔載されて
あり、またカード3の両端部にはボード1のソケ
ツト穴101に対応して、ソケツト穴101中に
緩挿されるべく同位置、同数の白金マイクロピン
401が植立されている。2枚の対向する配線モ
ジユール5の間隔を固定し、組立体を形成するた
めのSi枠板502の両端面が配線モジユール5の
面に接着されている。6はカード3をボード1に
装着後、安定に保持するため、ボード1の下面と
カード3の上面間に挿入する液板状バネ材であ
る。503は配線モジユール5の配線パターンで
ある。
このような実装体の動作は、配線モジユール5
上の配線パターン503からの信号はボード1上
の配線107へ、さらに白金座金106より水銀
球102を通りマイクロピン401からボードの
配線301を通つて超伝導素子2に伝達され、階
層の異なるカード3上の超伝導素子間は信号伝ぱ
ん長の短かくなる水銀キヤビテイ・マイクロソケ
ツト部とマイクロピンで構成されるマイクロコネ
クタ側を通つて結ばれる。
上の配線パターン503からの信号はボード1上
の配線107へ、さらに白金座金106より水銀
球102を通りマイクロピン401からボードの
配線301を通つて超伝導素子2に伝達され、階
層の異なるカード3上の超伝導素子間は信号伝ぱ
ん長の短かくなる水銀キヤビテイ・マイクロソケ
ツト部とマイクロピンで構成されるマイクロコネ
クタ側を通つて結ばれる。
なお、配線モジユール5において実施例では片
面のみ配線パターンを形成し実装する形式につい
て述べたが、極低温中での湾曲の問題を考慮する
と、両面に配線パターンを形成し両面にボードを
装着して両側にカードを実装する方式をとつても
よい。
面のみ配線パターンを形成し実装する形式につい
て述べたが、極低温中での湾曲の問題を考慮する
と、両面に配線パターンを形成し両面にボードを
装着して両側にカードを実装する方式をとつても
よい。
発明の効果
以上述べたように本発明による超伝導素子実装
は、カードとカードの間隔が狭くできるため、
超伝導素子実装の空間密度を高めることができ
る、超伝導素子の信号伝達端子であるマイクロ
コネクタがカードの両側に形成できるので端子数
が増大し、将来の超伝導素子寸法の微細化に対応
できる、カード上に植立されるマイクロピン列
は複数列であるが、各段および両側に分散させら
れるので形成及び植立の困難なマイクロピン列の
形成の歩留りがよい、ボード基板も小さく分断
された形態になつているので強度上の問題がない
など従来の超伝導素子実装体に比べて多くの効果
がある。
は、カードとカードの間隔が狭くできるため、
超伝導素子実装の空間密度を高めることができ
る、超伝導素子の信号伝達端子であるマイクロ
コネクタがカードの両側に形成できるので端子数
が増大し、将来の超伝導素子寸法の微細化に対応
できる、カード上に植立されるマイクロピン列
は複数列であるが、各段および両側に分散させら
れるので形成及び植立の困難なマイクロピン列の
形成の歩留りがよい、ボード基板も小さく分断
された形態になつているので強度上の問題がない
など従来の超伝導素子実装体に比べて多くの効果
がある。
第1図は従来の超伝導素子実装体の要部断面
図、第2図は本発明の実施例の断面図である。 1…ボード、101…ソケツト穴、102…水
銀球、103…配線モジユールの配線、104…
フツト配線、105…カード配線、106…白金
座金、107…ボード上配線、108,109…
ボード構成部材、2…超伝導素子、201…はん
だバンプ、3…カード基板、301…カード配
線、4…フツト基板、401…マイクロピン、5
…配線モジユール、501…マイクロピン、50
2…Si枠板、503…配線パターン、6…波板状
押えバネ。
図、第2図は本発明の実施例の断面図である。 1…ボード、101…ソケツト穴、102…水
銀球、103…配線モジユールの配線、104…
フツト配線、105…カード配線、106…白金
座金、107…ボード上配線、108,109…
ボード構成部材、2…超伝導素子、201…はん
だバンプ、3…カード基板、301…カード配
線、4…フツト基板、401…マイクロピン、5
…配線モジユール、501…マイクロピン、50
2…Si枠板、503…配線パターン、6…波板状
押えバネ。
Claims (1)
- 1 超伝導素子を塔載したカード基板と配線モジ
ユールをマイクロコネクタを介して接続すること
により複数の超伝導素子間の信号伝達を行なう超
伝導素子実装体において、あらかじめ定めた間隔
に隔てて設置した相対向する面に配線の描かれて
なる2枚の配線モジユールと、該それぞれの配線
モジユールに垂直に設置した該配線モジユールの
配線と個個に電気的に接続する複数列の水銀キヤ
ビテイ・マイクロソケツト部を有する複数段のボ
ードと、中央部には複数個の超伝導素子を塔載
し、両端部は該ボードの水銀キヤビテイ・マイク
ロソケツト部に対向配置し、該ボードの水銀キヤ
ビテイ・マイクロソケツト部のそれぞれに貫挿す
る位置にマイクロピンを植立したカード基板とか
らなり、該カード基板に塔載した超伝導素子間お
よび該超伝導素子と該配線モジユール間の電気的
接続を行なうことを特徴とする超伝導素子実装
体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57185094A JPS5974690A (ja) | 1982-10-20 | 1982-10-20 | 超伝導素子実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57185094A JPS5974690A (ja) | 1982-10-20 | 1982-10-20 | 超伝導素子実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5974690A JPS5974690A (ja) | 1984-04-27 |
| JPH0332917B2 true JPH0332917B2 (ja) | 1991-05-15 |
Family
ID=16164733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57185094A Granted JPS5974690A (ja) | 1982-10-20 | 1982-10-20 | 超伝導素子実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5974690A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5040052A (en) * | 1987-12-28 | 1991-08-13 | Texas Instruments Incorporated | Compact silicon module for high density integrated circuits |
| JPH0710005B2 (ja) * | 1989-08-31 | 1995-02-01 | アメリカン テレフォン アンド テレグラフ カムパニー | 超伝導体相互接続装置 |
| JP2003101088A (ja) * | 2001-09-25 | 2003-04-04 | Hitachi Kokusai Electric Inc | 超伝導回路の実装構造 |
-
1982
- 1982-10-20 JP JP57185094A patent/JPS5974690A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5974690A (ja) | 1984-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5015191A (en) | Flat IC chip connector | |
| US4089575A (en) | Connector for connecting a circuit element to the surface of a substrate | |
| US5829988A (en) | Socket assembly for integrated circuit chip carrier package | |
| US7453157B2 (en) | Microelectronic packages and methods therefor | |
| EP0826152B1 (en) | Method and apparatus for testing semiconductor dice | |
| JP4389209B2 (ja) | プリント回路基板用相互接続アセンブリ及び製造方法 | |
| US6286205B1 (en) | Method for making connections to a microelectronic device having bump leads | |
| US6096576A (en) | Method of producing an electrical interface to an integrated circuit device having high density I/O count | |
| US6320397B1 (en) | Molded plastic carrier for testing semiconductor dice | |
| KR101171842B1 (ko) | 초미세 피치의 적층을 갖는 마이크로전자 조립체 | |
| US3484534A (en) | Multilead package for a multilead electrical device | |
| CN102332646B (zh) | 用于电子模块的电连接器 | |
| US20040058470A1 (en) | Methods of forming a contact array in situ on a substrate and resulting substrate assemblies | |
| US5227995A (en) | High density semiconductor memory module using split finger lead frame | |
| JPS62584B2 (ja) | ||
| US20060042821A1 (en) | Memory modules and methods for manufacturing memory modules | |
| KR20080073739A (ko) | 적층형 마이크로전자 패키지 | |
| JPH0332917B2 (ja) | ||
| US20060141667A1 (en) | Bare die socket | |
| US20250125551A1 (en) | Electrical connector | |
| JPS5973873A (ja) | マイクロコネクタ | |
| JPH0716317Y2 (ja) | Lsiソケット | |
| JP2002270760A (ja) | 電子部品、そのアセンブリ及びその製造方法 | |
| JPH0757835A (ja) | 平面実装用コネクタ | |
| JPH07202119A (ja) | 半導体装置の接続装置 |