JPH0710005B2 - 超伝導体相互接続装置 - Google Patents

超伝導体相互接続装置

Info

Publication number
JPH0710005B2
JPH0710005B2 JP2218284A JP21828490A JPH0710005B2 JP H0710005 B2 JPH0710005 B2 JP H0710005B2 JP 2218284 A JP2218284 A JP 2218284A JP 21828490 A JP21828490 A JP 21828490A JP H0710005 B2 JPH0710005 B2 JP H0710005B2
Authority
JP
Japan
Prior art keywords
substrate
circuit chip
contact
chip carrier
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2218284A
Other languages
English (en)
Other versions
JPH0391973A (ja
Inventor
ビィ.イー.ブライリー
エム.エル.ラルソン
ジェイ.モンツマ
Original Assignee
アメリカン テレフォン アンド テレグラフ カムパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフォン アンド テレグラフ カムパニー filed Critical アメリカン テレフォン アンド テレグラフ カムパニー
Publication of JPH0391973A publication Critical patent/JPH0391973A/ja
Publication of JPH0710005B2 publication Critical patent/JPH0710005B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66Conductive materials thereof
    • H10W70/668Superconducting materials

Landscapes

  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、基板上に形成された超伝導物質の細線を相互
接続する方法および装置に関する。特に、本発明は、数
個のこのような基板を集積回路チップキャリアと相互接
続するための装置に関する。
[従来の技術] 高度に集積化された電子回路における従来技術の問題点
は、物理的に集積回路チップを支持し、そのチップへの
接続を形成してその集積回路によって送信される高周波
電子信号用の伝送路を形成するための物理的な設計法で
ある。従来技術では、銅のような金属導体の細線が基板
上に形成され、はんだづけによって集積回路に接続され
ている。一般的に、導体は基板の両面に形成され、各面
の導体へのはんだづけ接続を可能にするために、フィー
ド貫通口が基板をつらぬいて形成される。さらに、集積
回路に極めて接近した基板上の小範囲内で、より多くの
伝送線を支持するために、従来技術ではめっき金属導体
の複雑な交差構造が使用されている。
最近の、高温で超伝導性をもつセラミック物質の発見
は、超伝導物質の実用化における新たな関心を引き起こ
している。市販の物質で、ときに1−2−3セラミック
物質(Y1Ba2Cu3O7)と呼ばれているものは、液体窒素
(N2)温度、すなわち、約77度ケルビンで超伝導になる
ものであるが、このようなセラミックは、薄膜の状態に
形成することができ、高周波信号の伝送に望ましい性質
をもっている。1つの問題点は、超伝導線が集積回路チ
ップと接触するためのキャリアの構成である。その理由
は、はんだづけや交差構造のような金属細線を形成し相
互接続する技術は、それに要求される加熱に対してより
もろく敏感な超伝導物質とは両立しないからである。
[発明の概要] 従来技術の以上の問題点およびその他の問題点は、本発
明によれば、めっき金属導体と接触した相互接続基板上
に超伝導伝送路を形成し、相異なる基板上のめっき導体
間に電気的接点を形成することによって解決される。本
発明一実施例によれば、基板の集合は、相互接続基板お
よび集積回路キャリア基板からなり、各基板は金属導体
接触領域を持ち、その領域は互いに機械的圧力によって
接している。本発明のもう1つの実施例によれば、キャ
リア基板は対向表面に金属導体をもち、チップキャリア
基板への使用可能な伝送路の数を増加させるために1組
の基板上で金属導体と接触する。
本発明の1つの特徴によれば、基板間の接点は、その接
点が形成される金属導体物質上にマッチング領域を形成
することによって形成される。代わりに、複数の開口部
をもつスペーサが、接触する基板の金属表面間に挿入さ
れ、導体物質からなる球面またはそれに似た形の接点デ
バイスがスペーサ物質の開口部に選択的に挿入され、基
板間の相互接続のパターンを選択的に形成する。
好ましいことに、相互接続基板、チップキャリアおよび
スペーサは、多重積層構造をなし、スペーサの開口部に
挿入された導体物質部分によって層間に形成された電気
的接点をもつ。さらに、キャリア基板および相互接続基
板は独立に製作することができ、これらの基板は、超伝
導物質とは両立しないはんだづけその他の製造技術なし
で、回路構造に組み立てることができる。好ましいこと
に、本発明によれば、各層は構造体の他の層に影響を与
えることなく、除去または置換することができるので、
修理可能で再構成可能な集積回路構造が形成される。
本発明の1つの実施例では、複数の集積回路に接続する
ための構造は、超伝導物質が形成された相互接続基板の
複数の層および集積回路チップが接着されたキャリア基
板から構成され、集積回路へのすべての接続は、キャリ
ア基板の向かい合う面において相互接続基板のエッジの
金属導体と選択的に接触している集積回路キャリアのエ
ッジの金属導体によって形成され、超伝導伝送路をもっ
ている相互接続基板は、完全な回路構造を形成するため
に、金属エッジ導体によって互いに選択的に接触する。
本発明の1つの特徴によれば、超伝導細線伝送路は、超
伝導信号路およびグランド面からなり、相互接続基板上
に形成される。
1つの特定の実施例では、キャリア基板上にマウントさ
れた集積回路デバイスは光送受信機を有し、ファイバ光
伝導体は相互接続キャリアに形成された開口部を通して
集積回路に接近して配置される。
[実施例] 第1図は、スペーサ15によって分離された複数の相互接
続基板10を含む、集積回路キャリア構造の図である。第
1図は、光ケーブル20および22を示しており、これらの
ケーブル20および22は、キャリア基板上の集積回路チッ
プへのアクセスを可能にしている。キャリア基板は、第
1図の構造体の内部に配置され、第1図の多層構造を貫
いている開口部30によってアクセスできる。サンドイッ
チ構造の層の緊密な接触を保つために垂直方向の圧力を
印加する装置は、水平方向のバー35および垂直方向の棒
37からなり、これらはクランプを形成するために、両端
に貫通穴と締め付けナットをもっている。カバー板40
は、この構造体の上面および下面にわたって圧力を分散
させるために、非常に硬い物質でできている。この構造
体の層の緊密な接触を保つためのその他の装置はただち
に考えることができる。
第1図の構造体は、相互接続基板上に形成された超伝導
物質を必要温度に保つために、液体窒素槽に沈められ
る。スペーサ15および開口部30によって形成される層間
の空間によって、極低温の流体が超伝導物質に接近する
ことができ、また、サンドイッチ構造内の集積回路の冷
却にも役立つ。
第2図は、第1図の線2−2にそった断面図を示してい
る。第2図は、複数の相互接続基板10(10A,10B,10C,10
D,10E,10F)を示しており、これらにはそれぞれ超伝導
セラミック物質の細線112、および、基板への外部から
のアクセスのためのはんだづけ接続(図示されていな
い)をほどこされた超伝導細線と電気的接触をもつ金属
伝導性メッキ114が形成されている。このメッキは、セ
ラミック超伝導物質を侵さない、例えば銀またはその他
の金属導電性物質である。セラミック物質は、例えば、
市販の1−2−3物質(Y1Ba2Cu3O7)であり、例えばチ
タン酸ストロンチウム(SrTiO3)材料でできた基板上
に、周知の方法で形成される。相互接続基板の製造の
際、超伝導物質への熱障害を避けるために、超伝導物質
が金属導体に接触して形成される前に金属導体が基板上
にメッキされる。同様に、基板への外部からのアクセス
を可能にするためのメッキエッジ導体へのはんだづけ接
続は、超伝導物質が基板上に形成される前に行われる。
基板10はスペーサ15によって分離されており、スペーサ
15はフェノール樹脂またはその他の適当な絶縁物質でで
きている。スペーサ15はそれぞれ、第5図にさらに詳し
く示されているように、スペーサの上下の基板上のメッ
キ金属エッジ導体114とあわせて、複数の開口部125をも
っている。接触デバイス120は、例えば、インジウムの
ような、球形の打ちつぶすことが可能な伝導物質ででき
ており、第2図に示されているように、隣接する基板上
のエッジ導体間の電気的接触を選択的(所々)に形成す
るために開口部125に選択的に挿入される。
第2図に示されている集積回路(IC)チップ132、134
は、標準的な方法、例えば、コネクタ133によって、キ
ャリア基板135、136上にマウントされ、標準的な金属メ
ッキ接続137は回路チップからメッキエッジ導体、例え
ば138へと形成される。インジウム製の接触デバイス120
によって、接点が、基板135のメッキエッジ導体138と、
相互接続基板10Aのメッキエッジ114との間に形成され、
エッジ114は超伝導物質の細線112と電気的に接触してい
る。キャリア基板135から相互接続基板10Cへのその他の
接続は、スペーサ開口部125のうちの1つに接触デバイ
ス120を挿入することによって形成することができる。
この配置において、基板10Bおよび10Dはそれらに隣接す
る基板(例えば、10Aと10C、又は、10Cと10E)間の接続
路の役割を果たすが、それらはチップへの接続のための
付加的な信号路(細線)112にもなっている。実施例の
相互接続基板10Aから10Fまでのそれぞれは、基板の片面
にセラミック製の超伝導信号導体をもち、基板の反対の
面にセラミック超伝導グランド面をもつ、細線伝送路の
形をしている。例えば、基板10Aから10Fまでのそれぞれ
は、開口部30に隣接したエッジで、メッキエッジ導体11
4に接続された超伝導信号路導体112と、外部エッジで、
メッキエッジ導体115に接続された超伝導グランド面導
体113とをもつ。いくつかの相互接続基板のグランド面
導体113は、エッジ導体115、および、エッジ導体115の
間のスペーサ開口部に挿入された接触デバイス120によ
って相互接続される。多くのその他の接続が、適当なス
ペーサ開口部125内に選択的に接触デバイス120を挿入す
ることによって基板間に形成される。例えば、第2図に
示された装置では、接続は、基板10Bおよび10Cのエッジ
導体114(2ケ)とキャリア基板136のエッジ導体139を
介して、相互接続キャリア10Bの超伝導信号路112と集積
回路チップ134との間に形成されている。
キャリア基板135および136は、極低温流体がキャリア間
の空間に入り、構造体の温度が液体窒素温度よりも上昇
したときに流体が液体または気体の形で逃げることがで
きるように、貫通口150を通した流れを備えている。光
ファイバケーブルは20、22に示されており、これらは、
集積回路チップ上の電気光学デバイスと独立に通信する
複数のファイバを含むことができる。例えば、集積回路
に電力を供給する電線もまた、高周波信号のために相互
接続基板上の超伝導路を確保しながら、開口部30を介し
て構造体に入る。第2図の装置には、光ファイバケーブ
ルなどでアクセス可能なように反対方向を向いた2つの
集積回路チップが示されている。光ファイバケーブル2
0、22のような外部アクセスの必要がない場合、集積回
路はチップキャリア基板135、136の両面にマウントする
ことができ、いくつかの付加的なチップキャリアを積層
構造内に追加することができる。開口部30のような付加
的な開口部が、キャリア135、136のような集積回路を支
持するために、相互接続基板10A〜10Dに形成することが
できる。
第2図に示されているように、相互接続基板のうちのあ
るもの、例えば、基板10B、10Dは、キャリア基板135、1
36のエッジ導体138、139が隣接する相互接続基板(例え
ば、10C)のエッジ導体114と重なり合うように、他の基
板よりも大きな中心開口部をもつ。このことはさらに第
3図、第4図に示されている。第3図は、中心開口部31
0、複数の超伝導信号路312、超伝導細線に接触した開口
部エッジメッキ金属導体314をもつ基板10Aのような相互
接続基板の上面図である。第3図にはさらに、外側エッ
ジメッキ金属導体316が示されている。外部エッジ導体3
17は、基板の反対の面(図示せず)上のグランド面への
接続のために備えられている。第4図は、より大きな中
心開口部410をもつ相互接続基板、例えば、10Bの上面図
である。第4図には、超伝導信号路412、開口部エッジ
メッキ金属導体414、および、外部エッジメッキ金属導
体416からなる同様の配置が組み込まれている。外部エ
ッジ導体417は、基板の反対の面(図示せず)上のグラ
ンド面への接続のために備えられている。
第5図には、第2図に示されているようなスペーサ部品
の上面図が示されている。第5図の部品は外側部分51
0、中心部分512の分離した部分から構成され、極低温流
体の流れによって冷却ができるように、相互接続基板の
隣接する層の間の開口部を形成する。外側部分510はそ
れぞれ複数の開口部511をもち、例えば、第3図の構造
体の対応する外側エッジメッキ導体316または第4図の
構造体の外側エッジメッキ導体416に合わせて、並んで
いる。開口部517は、第3図、第4図のそれぞれのエッ
ジ導体317、417に合わせて並んで位置している。中心部
分512は、第3図の開口部310および第4図の開口部410
に合わせて並ぶ開口部514をもっている。中心部分512は
開口部516をもち、開口部516は、第3図、第4図のそれ
ぞれの外部エッジメッキ導体318、418に合わせて並んで
位置している。中心部分512はさらに、第3図の基板の
メッキ開口部エッジ導体314に合わせて配置された開口
部518と、第3図の基板のメッキ開口部エッジ導体315に
合わせて配置された開口部520とを備えている。中心部
分512はさらに、第3図のメッキエッジ導体314および第
4図のメッキエッジ導体414の両方に合わせて配置され
た開口部524をもつ。同様に、中心部分512の開口部522
は、第3図のメッキエッジ導体315と、第4図のメッキ
エッジ導体415の両方に合わせて配置されている。明ら
かなように、第3図の基板と第4図の基板の間に第5図
に示されているように一連のスペーサを挿入し、例え
ば、導電性のインジウムの球体を挿入することによっ
て、メッキ導体の間に、従って第2図に示されたように
第3図、第4図の基板の超伝導信号路の間に、接続が選
択的に形成される。第3図の基板の開口部310のエッジ
にそったメッキ導体は、中心開口部のまわりの開口部の
二重の列、例えば518、520、522、524の並びを保証し、
それによって第2図に示されているようなチップキャリ
アへの電気的接続を可能にするために、基板面上にさら
に広がるように設計される。
上に説明された装置は本発明の原理の単なる実施例であ
り、当業者には、本発明の精神および範囲を離れること
なく、他の装置もまたただちに考えることができる。
【図面の簡単な説明】
第1図は、超伝導伝送線を支持する相互接続基板と、集
積回路キャリア基板を含む、多層構造の基板の図、 第2図は、第1図の構造体の線2−2にそった断面図、 第3図および第4図は、実施例の相互接続基板の上面
図、 第5図は実施例の基板間スペーサの上面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェイ.モンツマ アメリカ合衆国,60187 イリノイ ホイ ートン,バーニング トレイル 2サウス 361 (56)参考文献 特開 昭59−74690(JP,A)

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】第1基板(10A)として、この第1基板に
    付着した導電性物質製の複数の接触領域(114、115)
    と、信号伝送路を形成し前記接触領域との電気的接触を
    形成するために前記第1基板上に形成された超伝導物質
    (112)をもつような、第1基板と、 第2基板(10C)として、この第2基板に付着した導電
    性物質製の複数の接触領域(114、115)と、信号伝送路
    を形成し前記第2基板上の前記接触領域との電気的接触
    を形成するために前記第2基板上に形成された超伝導物
    質(112)をもつような、第2基板と、 前記第1基板と前記第2基板の前記接触領域の電気的接
    触を維持するために、前記第1と第2の基板に機械的な
    力を印加する保持材(35、37)と、 を有する超伝導体相互接続装置において、 前記第1基板と前記第2基板が空間によって分離され、
    前記第1基板の前記接触領域のうちのいくつかが前記第
    1基板の1つの表面上に配置され、前記第2基板の前記
    接触領域のうちのいくつかが前記第1基板の前記1つの
    表面に対向して配置された前記第2基板の面上に配置さ
    れ、 第1表面と第2表面をもつ回路チップキャリア基板(13
    5)と、 その回路チップキャリア基板の第1表面及び第2表面の
    うちの1つの上の回路チップコネクタ材(133)と、 前記第1表面と前記第2表面上の導電性の接触領域(13
    7)と、 前記回路チップコネクタ材と前記第1表面と第2表面上
    の前記接触領域とを相互接続するための導電体材(13
    8)と、を有し 前記回路チップキャリア基板(135)は,前記第1基板
    と前記第2基板の前記対向する表面の間の前記空間に配
    置され、 前記回路チップキャリア基板の前記接触領域のうちのい
    くつかは、前記第1基板(10A)と前記第2基板(10C)
    のそれぞれの前記接触領域のうちの少なくとも1つに並
    んで配置され、 これによって電気的接触が前記第1基板と前記第2基板
    と前記回路チップキャリア基板の間に形成され、前記第
    1基板と第2基板の上の超伝導製信号伝送路へ前記回路
    チップキャリア基板からの電気的アクセスが可能なこと
    を特徴とする超伝導体相互接続装置。
  2. 【請求項2】2つの表面をもつ付加的基板(10B)を有
    し、前記付加的基板の前記2つの表面のそれぞれの上に
    少なくとも1つの電気的な接触領域(114、115)をも
    ち、前記付加的基板の前記接触領域のうちのいくつか
    と、前記第1基板(10A)および第2基板(10C)の間の
    前記空間の一部分を占めるように配置されている前記回
    路チップキャリア基板(135)の一部とに接続された信
    号伝送路(112)を形成するために前記付加的基板の前
    記表面のうちの少なくとも1つの上に超伝導物質が形成
    され、前記付加的基板が前記空間のうちの前記回路チッ
    プキャリア基板の占める位置とは異なる部分を占めるよ
    うに前記第1基板と第2基板の間に配置され、前記付加
    的基板の前記いくつかの接触領域のうちの少なくとも1
    つが前記第1基板および第2基板の前記2つの対向する
    表面上の前記接触領域のうちの少なくとも1つの接触領
    域に合わせて並んでおり、付加的な信号路が前記第1基
    板(10A)および第2基板(10C)のうちの1つを介して
    前記回路チップキャリア基板(135)に電気的にアクセ
    スすることを可能にしていることを特徴とする請求項1
    記載の装置。
  3. 【請求項3】前記回路チップキャリア基板と前記第1基
    板と前記第2基板との間に配置され、かつ前記付加的基
    板と前記第1基板と前記第2基板との間に配置された電
    気的絶縁スペーサ材(15)と、 前記スペーサ材が、前記第1基板と前記第2基板、前記
    回路チップキャリア基板および前記付加的基板の接触領
    域に合わせられた開口部を有し、 前記回路チップキャリア基板と前記第1基板と前記第2
    基板との間、および、前記付加的基板と前記第1基板と
    前記第2基板と間の電気的接触路を選択的に形成するた
    めに、前記開口部のうちのいくつかに選択的に挿入され
    た電気的接触デバイス(120)と を有することを特徴とする請求項1記載の装置。
  4. 【請求項4】超伝導伝送路を集積回路チップ(132)に
    接続する装置において、この装置が、 複数の相互接続基板(10A、10C)と、少なくとも1つの
    回路チップキャリア基板(135)とを有し、 前記相互接続基板がそれぞれ、金属製の接触領域(14、
    15)およびその金属製の接触領域と電気的に接触して前
    記相互接続基板上に形成された超伝導物質の細線(11
    2)とを有し、これらは、前記相互接続基板上の信号伝
    送路を形成し、 少なくとも1つの回路チップキャリア基板(135)が、
    集積回路チップ(132,134)に接続するための接続材(1
    33)と、金属製の接触領域(138)と、前記接続材と前
    記回路チップキャリア基板(135)上の前記接触領域と
    の間の電気的接続を形成するための導体材(137)とを
    有し、前記回路チップキャリア基板(135)と前記相互
    接続基板が互いに隣接して配置され、前記相互接続基板
    および回路チップキャリア基板(135)のそれぞれの上
    の接触領域が互いの接触領域に合わせて並んでおり、 この並んだ接触領域が電気的に接触するように力を印加
    するための保持材(35、37)と、 前記相互接続基板および回路チップキャリア基板の相互
    間を前記接続領域以外の位置で分離させ、前記相互接続
    基板および回路チップキャリア基板の相互間の極低温流
    体の流れが前記超伝導物質の冷却を行うようにするため
    に前記相互接続基板および回路チップキャリア基板の相
    互間に配置されたスペーサ材(15)と、を有することを
    特徴とする超伝導体相互接続装置。
  5. 【請求項5】前記相互接続基板および回路チップキャリ
    ア基板の間に配置された前記スペーサ材が、前記接触領
    域に合わせた開口部を有し、 並べられた前記接触領域の間の電気的接触を選択的に形
    成するために前記開口部のうちのいくつかに挿入された
    接触デバイス(120)を更に有する ことを特徴とする請求項4記載の装置。
  6. 【請求項6】超伝導伝送路を集積回路チップ(132)に
    接続する装置において、この装置が、 複数の相互接続基板(10A、10C)と、少なくとも1つの
    回路チップキャリア基板(135)とを有し、 前記相互接続基板がそれぞれ、金属製の接触領域および
    その金属製の接触領域と電気的に接触してその相互接続
    基板上に形成された超伝導物質の細線(112)とを有
    し、これらは、前記相互接続基板上の信号伝送路を形成
    し、 少なくとも1つの回路チップキャリア基板(135)が、
    集積回路チップ(132)に接続するための接続材(133)
    と、金属製の接触領域(138)と、前記接続材と前記回
    路チップキャリア基板上の前記接触領域との間の電気的
    接続を形成するための導体材(137)とを有し、前記回
    路チップキャリア基板と前記相互接続基板が互いに隣接
    して配置され、前記各基板のそれぞれの上の接触領域が
    互いに合わせて並んでおり、さらに、 この並んだ接触領域が電気的に接触するように力を印加
    するための保持材(35、37)を有し、 前記相互接続基板のそれぞれが2つの表面を有し、前記
    信号伝送路が前記2つの表面のうちの1つの上に形成さ
    れ、超伝導物質を有するグランド面(113)が前記相互
    接続基板のそれぞれの前記2つの表面のうちのもう1つ
    の表面上に形成され、前記相互接続基板上に細線伝送路
    (112)を形成し、前記グランド面(113)と電気的に接
    触した接触領域を形成することを特徴とする超伝導体相
    互接続装置。
  7. 【請求項7】前記グランド面(113)に接続された前記
    複数の相互接続基板(10A、10C)の接触領域(114、11
    5)を電気的に相互接続する接触デバイス(120)が、前
    記相互接続基板の間に配置されることを特徴とする請求
    項6記載の装置。
  8. 【請求項8】前記相互接合基板(10A、10C)および回路
    チップキャリア基板(135)の相互間を前記接触領域以
    外の位置で分離させ、前記各基板の間の極低温流体の流
    れが前記超伝導物質(112)の冷却を行うようにするた
    めに前記各基板の間に配置されたスペーサ材(15)を有
    し、 前記各基板、前記スペーサ材および前記接触デバイス
    (120)が、各基板の置換および相互接続の再配置がで
    きるように前記保持材(35、37)からとりはずすことが
    できることを特徴とする請求項7記載の装置。
  9. 【請求項9】超伝導伝送路を集積回路チップに接続する
    装置において、 複数の相互接続基板(10A、10C)と、少なくとも1つの
    回路チップキャリア基板(135)とを有し、 前記相互接続基板がそれぞれ、金属製の接触領域(11
    4、115)およびその金属製の接触領域と電気的に接触し
    てその相互接続基板上に形成された超伝導物質の細線
    (112)とを有し、これらは、前記相互接続基板上の信
    号伝送路を形成し、 少なくとも1つの回路チップキャリア基板(135)が、
    集積回路チップ(132)に接続するための接続材(133)
    と、金属製の接触領域(138)と、前記接続材と前記回
    路チップキャリア基板上の前記接触領域との間の電気的
    接続を形成するための導体材(137)とを有し、前記回
    路チップキャリア基板と前記相互接続基板が互いに隣接
    して配置され、前記各基板のそれぞれの上の接触領域
    (114、115、138)が互いに合わせて並んでおり、さら
    に、 この並んだ接触領域が電気的に接触するように力を印加
    するための保持材(35、37)を有し、 相互接続基板はそれぞれもう一方の相互接続基板の対応
    する開口部に合わせて開口部をもち、 前記回路チップキャリア基板は前記相互接続基板の間に
    配置され、前記回路チップキャリア基板の前記接続材は
    前記相互接続基板の前記開口部に合わせて配置され、前
    記回路チップキャリア基板のエッジは前記相互接続基板
    の前記開口部のエッジと重なり合い、 前記回路チップキャリア基板および前記相互接続基板は
    それぞれ、前記回路チップキャリア基板と、両方の前記
    相互接続基板の間の電気的接触を形成するために、前記
    回路チップキャリア基板のエッジと相互接続基板の開口
    部のエッジの重なりあう部分に接触領域を有することを
    特徴とする超伝導体相互接続装置。
  10. 【請求項10】電気光学回路デバイス(132)が、前記
    相互接続基板(10A、10C)の前記開口部(30)に合わせ
    て前記回路チップキャリア基板(135)上に並んで配置
    され、 光信号伝送デバイス(20、22)が、前記電気光学回路デ
    バイスとの光通信のために、前記相互接続基板の前記開
    口部に合わせて並んで配置される ことを特徴とする請求項9記載の装置。
  11. 【請求項11】超伝導伝送路を集積回路チップ(132)
    と相互接続する装置において、 複数の相互接続基板(10A、10C)と、 所定の外部寸法をもつ少なくとも1つの回路チップキャ
    リア基板(135)と、 前記相互接続基板がそれぞれ、開口部(30)を有し、前
    記回路チップキャリア基板は、2つの前記相互接続基板
    の間に位置し、前記相互接続基板の表面に重なり合う表
    面をもち、 前記2つの相互接続基板の前記開口部に合わせて前記回
    路チップキャリア基板上に並ぶ集積回路チップ(132)
    と、 前記相互接続基板上の金属製の接触領域(114、115)、
    および、前記接触領域と電気的に接触した前記相互接続
    基板上の超伝導信号路(112)と、 前記集積回路チップと電気的に接触した前記回路チップ
    キャリア基板上の接触領域(138)と、 前記相互接続基板の前記接触領域のいくつかと前記回路
    チップキャリア基板は前記相互接続基板の表面に重なり
    合う表面上に位置し、 前記2つの相互接続基板の前記開口部よりも大きく、前
    記回路チップキャリア基板の外側寸法よりも大きい開口
    部をもち、前記2つの相互接続キャリアの間に配置され
    た付加的基板(10B)とを有し、 前記付加的基板が、前記2つの相互接続基板上の接触領
    域の並びに合わせて前記表面の両方の面と接触領域をも
    ち、 前記回路チップキャリア基板(135)と前記2つの相互
    接続基板(10A、10C)との間に配置され、前記付加的基
    板と前記2つの相互接続基板との間に配置されたスペー
    サ材(15)と、前記スペーサ材は、前記2つの相互接続
    基板上の接触領域に合わせて並ぶ前記回路チップキャリ
    ア基板上の接触領域に合わせた開口部と、前記2つの相
    互接続基板上の接触領域に合わせて並ぶ前記付加的基板
    上の接触領域に合わせた開口部とを有し、前記スペーサ
    材は、前記付加的基板と前記2つの相互接続基板との間
    に空間をもち、超伝導物質の冷却のための極低温流体の
    流れを可能にし、 隣接する表面上で並ぶ接触領域間の電気的接続路になる
    ように、前記スペーサ材の前記開口部に選択的に挿入さ
    れた接触デバイス(120)と、 前記基板(10A、10C、10B、135)および前記スペーサ材
    の並びを保持し、前記基板(10A、10C、10B、135)に力
    を印加して前記接触領域と前記接触デバイスの間の物理
    的な接触を維持する保持材(35、37)とを有することを
    特徴とする超伝導体相互接続装置。
  12. 【請求項12】超伝導伝送路を集積回路チップ(132)
    と相互接続する装置において、 複数の相互接続基板(10A、10C)と、所定の外部寸法を
    もつ少なくとも1つの回路チップキャリア基板(135)
    とを有し、 前記相互接続基板がそれぞれ、開口部(30)と、2つの
    前記相互接続基板の間に位置する前記回路チップキャリ
    ア基板とを有し、前記相互接続基板の表面に重なり合う
    表面をもち、 前記2つの相互接続基板の前記開口部に合わせて前記回
    路チップキャリア基板上に並ぶ集積回路チップ(132)
    と、 前記相互接続基板上の金属製の接触領域(114、115)、
    および、前記接触領域と電気的に接触した前記相互接続
    基板上の超伝導信号路(112)と、 前記集積回路チップと電気的に接触した前記回路チップ
    キャリア基板(135)上の接触領域を有し、前記相互接
    続基板の前記接触領域のいくつかと前記回路チップキャ
    リア基板は前記相互接続基板の表面に重なり合う表面上
    に位置しており、 前記回路チップキャリア基板(135)と前記2つの相互
    接続基板(10A、10C)との間に配置されたスペーサ材
    (15)を有し、前記スペーサ材は、前記2つの相互接続
    基板上の接続領域に合わせて並ぶ前記回路チップキャリ
    ア基板上の接触領域に合わせた開口部を有し、前記スペ
    ーサ材は前記回路チップキャリア基板および相互接続基
    板の相互間に空間をもち、超伝導物質の冷却のための極
    低温流体の流れを可能にし、 隣接する表面上で並ぶ接触領域間の電気的接続路になる
    ように、前記スペーサ材の前記開口部に選択的に挿入さ
    れた接触デバイス(120)と、 前記基板(10A、10C,135)および前記スペーサ材の並び
    を保持し、前記基板(10A、10C,135)に力を印加して前
    記接触領域と前記接触デバイスの間の物理的な接触を維
    持する保持材(35、37)とを有することを特徴とする超
    伝導体相互接続装置。
JP2218284A 1989-08-31 1990-08-21 超伝導体相互接続装置 Expired - Fee Related JPH0710005B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40239089A 1989-08-31 1989-08-31
US402390 1989-08-31

Publications (2)

Publication Number Publication Date
JPH0391973A JPH0391973A (ja) 1991-04-17
JPH0710005B2 true JPH0710005B2 (ja) 1995-02-01

Family

ID=23591684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2218284A Expired - Fee Related JPH0710005B2 (ja) 1989-08-31 1990-08-21 超伝導体相互接続装置

Country Status (4)

Country Link
US (1) US5057877A (ja)
EP (1) EP0415644B1 (ja)
JP (1) JPH0710005B2 (ja)
DE (1) DE69021298T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69225345T2 (de) * 1991-01-10 1998-09-03 Fujitsu Ltd Eine Signalverarbeitungseinrichtung und ein Verfahren zum Übertragen von Signalen
KR950704819A (ko) * 1992-12-15 1995-11-20 미리암 디. 메코나헤이 전기적 상호 접속 구조체(electrical interconnect structures)
US5593918A (en) * 1994-04-22 1997-01-14 Lsi Logic Corporation Techniques for forming superconductive lines
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
JP2993926B2 (ja) * 1998-01-14 1999-12-27 株式会社移動体通信先端技術研究所 超伝導回路の実装構造
US7871233B2 (en) * 2006-04-17 2011-01-18 Perkins Manufacturing Company Front load container lifter
US9765934B2 (en) * 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
DE112011105612B4 (de) * 2011-09-13 2014-12-31 Toyota Jidosha Kabushiki Kaisha Halbleitermodul
US9786633B2 (en) 2014-04-23 2017-10-10 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures and related techniques
WO2016025478A1 (en) 2014-08-11 2016-02-18 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure
US9881904B2 (en) 2014-11-05 2018-01-30 Massachusetts Institute Of Technology Multi-layer semiconductor devices fabricated using a combination of substrate and via structures and fabrication techniques
WO2017015432A1 (en) 2015-07-23 2017-01-26 Massachusetts Institute Of Technology Superconducting integrated circuit
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
WO2017131831A2 (en) 2015-11-05 2017-08-03 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
US10381541B2 (en) 2016-10-11 2019-08-13 Massachusetts Institute Of Technology Cryogenic electronic packages and methods for fabricating cryogenic electronic packages

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54116894A (en) * 1978-03-03 1979-09-11 Nippon Telegr & Teleph Corp <Ntt> Superconduction circuit device
US4499655A (en) * 1981-03-18 1985-02-19 General Electric Company Method for making alignment-enhancing feed-through conductors for stackable silicon-on-sapphire
US4454522A (en) * 1981-11-05 1984-06-12 The Board Of Trustees Of The Leland Stanford Junior University Microbridge superconducting device having support with stepped parallel surfaces
JPS58223383A (ja) * 1982-06-21 1983-12-24 Nippon Telegr & Teleph Corp <Ntt> 超伝導素子実装用マイクロコネクタ
JPS5974690A (ja) * 1982-10-20 1984-04-27 Nippon Telegr & Teleph Corp <Ntt> 超伝導素子実装体
US4837609A (en) * 1987-09-09 1989-06-06 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor devices having superconducting interconnects
JPH01133379A (ja) * 1987-11-18 1989-05-25 Matsushita Electric Ind Co Ltd 超伝導接続体装置
US4891686A (en) * 1988-04-08 1990-01-02 Directed Energy, Inc. Semiconductor packaging with ground plane conductor arrangement
JPS6457683A (en) * 1988-07-21 1989-03-03 Nippon Telegraph & Telephone Low temperature wiring board for mounting electronic circuit device chip
JP2681288B2 (ja) * 1988-11-02 1997-11-26 富士通株式会社 超伝導素子用パッケージ

Also Published As

Publication number Publication date
EP0415644B1 (en) 1995-08-02
EP0415644A2 (en) 1991-03-06
US5057877A (en) 1991-10-15
EP0415644A3 (en) 1991-07-03
JPH0391973A (ja) 1991-04-17
DE69021298D1 (de) 1995-09-07
DE69021298T2 (de) 1996-04-04

Similar Documents

Publication Publication Date Title
US5798564A (en) Multiple chip module apparatus having dual sided substrate
CA1318015C (en) Customizable circuitry
US3474297A (en) Interconnection system for complex semiconductor arrays
US6081026A (en) High density signal interposer with power and ground wrap
US4859806A (en) Discretionary interconnect
JPH0710005B2 (ja) 超伝導体相互接続装置
US5050039A (en) Multiple circuit chip mounting and cooling arrangement
US5343366A (en) Packages for stacked integrated circuit chip cubes
US4692839A (en) Multiple chip interconnection system and package
US6440770B1 (en) Integrated circuit package
US4991000A (en) Vertically interconnected integrated circuit chip system
US4553111A (en) Printed circuit board maximizing areas for component utilization
US4237522A (en) Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate
EP0343400A2 (en) Electronic package assembly with flexible carrier and method of making it
JPH07118515B2 (ja) マルチプロセサ・モジュールと製造方法
WO2004038798A2 (en) Stacked electronic structures including offset substrates
JPH01161726A (ja) 集積回路の相互接続構造及び相互接続方法
US4016463A (en) High density multilayer printed circuit card assembly and method
US5787575A (en) Method for plating a bond finger of an intergrated circuit package
US5892657A (en) Electronic-circuit assembly and its manufacturing method
JPH06250763A (ja) 計算素子および製造方法
KR930002909B1 (ko) 지역 접합용 테이프
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
JPS606116B2 (ja) 3次元的実装構造体
EP0521720A1 (en) Heat-dissipating multi-layer circuit board

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080201

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090201

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090201

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100201

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees