JPS6244545Y2 - - Google Patents

Info

Publication number
JPS6244545Y2
JPS6244545Y2 JP1980051468U JP5146880U JPS6244545Y2 JP S6244545 Y2 JPS6244545 Y2 JP S6244545Y2 JP 1980051468 U JP1980051468 U JP 1980051468U JP 5146880 U JP5146880 U JP 5146880U JP S6244545 Y2 JPS6244545 Y2 JP S6244545Y2
Authority
JP
Japan
Prior art keywords
lead
aluminum
thin metal
lead frame
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980051468U
Other languages
English (en)
Other versions
JPS56154062U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980051468U priority Critical patent/JPS6244545Y2/ja
Publication of JPS56154062U publication Critical patent/JPS56154062U/ja
Application granted granted Critical
Publication of JPS6244545Y2 publication Critical patent/JPS6244545Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 本考案はリニアICやモールドトランジスタ等
の半導体装置に関するものである。
上記半導体装置は１枚のリードフレームの複数
箇所に半導体ペレツト（以下単にペレツトと称
す）をマウントし、このペレツトの各電極とペレ
ツト周辺に配置した複数の対応するリード部とを
金線やアルミニウム線の金属細線で接続してか
ら、要部を樹脂モールドして、複数個が一括して
製造されている。例えば、ICの従来例を第１図
及び第２図に示すと、１はリードフレーム、２は
ペレツト、３は金属細線である。リードフレーム
１はペレツト２を半田付け（マウント）する複数
のペレツト取付部１ａと、ペレツト取付部１ａの
周辺に複数のリード４を配置した複数のリード部
１ｂと、ペレツト取付部１ａとリード部１ｂとを
一体に連結する連結部１ｃとを有する。又、この
リードフレーム１は導電性や熱放散性の良い銅板
を打抜き成形し、その表面にペレツトマウント性
を良好ならしめるためニツケルや銀等をメツキし
たものが使用されている。そして、ペレツト２を
ペレツト取付部１ａ上に半田５で接着固定し、更
にペレツト２の上面電極とリード部１ｂの各リー
ド４の先端部とを金属細線３でステツチボンデイ
ングなどによつて接続してから、図示鎖線部分を
樹脂６でモールドしている。
上記金属細線３には金線とアルミニウム線の両
者が使用されている。後者アルミニウム線は銅の
リードフレーム１のリード４に超音波ボンデイン
グで安定に接続固定することが難しく、そのた
め、アルミニウム線の場合は溶接している。とこ
ろで、このアルミニウム線の溶接は、まず一端を
ペレツト２の上面にアルミニウム蒸着によつて形
成した電極に超音波ボンデイングで接続固定し
て、他端をリード４の先端部上方に保持してお
き、後でこのアルミニウム線の他端とリード４の
先端部とを適当な溶接電極で挟持して両者を溶接
している。ところが、トランジスタのようにリー
ド４の数が２〜３本の場合はいいが、ICのよう
にリード４の数が十数本と多くなると、アルミニ
ウムの金属細線３の溶接が非常に困難で、事実上
は不可能に近い。従つて、ICのような場合は銅
のリードフレーム１に例えば熱圧着ボンデイング
が容易で確実な金線を金属細線３に使用してい
た。しかし、金線は高価であり、これを数十本も
使用するとなると製品の価格に占める割合が高く
なり、製品を高価ならしめる問題があつた。
本考案は上記従来の問題点に鑑み、これを改良
除去したもので、リードフレームと金属細線を共
にアルミニウムで形成し、リードフレームの金属
細線接続箇所を除く表面に後述のカツパーライズ
加工した半導体装置を提供する。例えば、第１図
及び第２図に示したタイプの半導体装置に本考案
を適用した例を第３図及び第４図に示すと、７は
ベース地金がアルミニウムのリードフレーム、３
はペレツト、９はアルミニウム線の金属細線、１
０は半田である。
上記リードフレーム７はペレツト取付部７ａと
リード部７ｂを連結部７ｃで一体に連結した形状
を有し、リード部７ｂの各リード１１の先端部上
面に金属細線９の一端が接続固定される。このリ
ードフレーム７の特徴は地金がアルミニウムであ
ると共に、各リード１１の先端部上面である金属
細線接続部７ｄを除く表面に銅酸化物の粉末を焼
結した（カツパーライズ加工した）焼結体層１２
を被着形成し、金属細線接続部７ｄはアルミニウ
ムの地金を露出させて、ここにアルミニウム線の
金属細線９の超音波ボンデイングを可能ならしめ
た点にある。このようにするとリードフレーム７
そのものは銅地肌で、従来の銅のリードフレーム
と同等に取扱える。
次に上記リードフレーム７の焼結体層１２の形
成要領を説明すると、まず第５図に示すように、
アルミニウムの平板１３の上面に前記金属細線接
続部７ｄを覆うマスク１４を取付ける。次にこの
平板１３の表裏両面にカツパーライズ加工して、
適当な厚さで焼結体層１２を形成してから、マス
ク１４を取外す。すると第６図に示すように平板
１３の金属細線接続部７ｄを除く全面に焼結体層
１２が形成される。次に平板１３を所定形状に打
抜き加工すれば上記リードフレーム７が形成され
る（第７図参照）。尚、リードフレーム７の打抜
かれたカツト面はアルミニウムの地金が露出する
が、この部分は半田付け等の処理に用いないので
アルミニウムの地金が露出しても問題はない。
又、このカツト面も焼結体層１２を被着形成する
必要があれば平板１３を先に打抜き加工してから
カツパーライズ加工すればよい。
このように、焼結体層１２を被着形成したリー
ドフレーム７に対し、ペレツト８はパレツト取付
部７ａ上に半田１０で固着する。この場合、ペレ
ツト８は銅の焼結体層１２上に半田付けされるか
ら、より半田付け性を良好ならしめるために、ペ
レツト取付部７ａ上の焼結体層１２上に予めニツ
ケルや錫等をメツキしておくことが望ましい。次
にアルミニウム線の金属細線９の取付けはペレツ
ト８の電極や、リード１１の金属細線接続部７ｄ
の地金が全てアルミニウムのため、超音波ボンデ
イングで行う。この超音波ボンデイングは金線の
場合と同じようにステツチボンデイング法で行え
ばよい。
尚、リードフレーム７の焼結体層１２の形成
時、リードフレーム７との間にアルミニウムと銅
の合金層が0.5μ程度の厚さででき、焼結体層１
２の厚さが２〜３μ程度と薄くなることがある。
このように焼結体層１２の厚さが薄いと、その上
に半田を接着すると焼結体層１２の銅成分が半田
に拡散して焼結体層１２にアルミニウムの地金が
露出したりする恐れがあるため、このような場合
は焼結体層１２の上に銅メツキ（約10μ程度）す
れば問題はない。
又、上記説明はリードフレーム７をペレツト取
付部７ａとリード部７ｂを同一平面上で一体化し
たものについて行つたが、他に、例えばペレツト
の放熱性を良くするためにペレツト取付部をリー
ド部と別個な放熱板で形成し、この放熱板とリー
ド部とをかしめ等で一体化したリードフレームで
あつてもよい。尚、この場合の放熱板は従来同様
に銅板を使用してもよい。又、本考案はICに限
らずトランジスタ等の他の半導体装置に十分適用
し得るものである。
以上説明したように、本考案によればペレツト
とリードの接続をアルミニウム線の超音波ボンデ
イングで行えるから、高価な金線を使用する必要
がなくなり、材料費のコストダウンが可能にな
る。又、リード部の金属細線接続部以外は銅の焼
結体層による銅地肌であるため、従来のリードフ
レームと同様に表面にメツキしたり、半田付けす
ることが可能であり、従来の製造装置がそのまま
使用できる。
【図面の簡単な説明】
第１図は従来の半導体装置の一例を示す一部平
面図、第２図は第１図Ａ−Ａ線の一部の拡大断面
図、第３図は本考案による半導体装置の実施例を
示す一部平面図、第４図は第３図Ｂ−Ｂ線の拡大
断面図、第５図乃至第７図は本考案で用いるリー
ドフレームの形成要領を説明する各工程での一部
断面図である。 ７……リードフレーム、７ｄ……金属細線接続
部、８……半導体ペレツト、９……金属細線、１
１……リード、１２……焼結体層。

Claims (1)

    【実用新案登録請求の範囲】
  1. リード部と半導体ペレツトの電極とを金属細線
    で接続した半導体装置であつて、リード部と金属
    細線をアルミニウムで形成し、リード部の金属細
    線接続部を除く表面に銅酸化物粉末の焼結体層を
    被着形成したことを特徴とする半導体装置。
JP1980051468U 1980-04-14 1980-04-14 Expired JPS6244545Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980051468U JPS6244545Y2 (ja) 1980-04-14 1980-04-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980051468U JPS6244545Y2 (ja) 1980-04-14 1980-04-14

Publications (2)

Publication Number Publication Date
JPS56154062U JPS56154062U (ja) 1981-11-18
JPS6244545Y2 true JPS6244545Y2 (ja) 1987-11-25

Family

ID=29646379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980051468U Expired JPS6244545Y2 (ja) 1980-04-14 1980-04-14

Country Status (1)

Country Link
JP (1) JPS6244545Y2 (ja)

Also Published As

Publication number Publication date
JPS56154062U (ja) 1981-11-18

Similar Documents

Publication Publication Date Title
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
US10727169B2 (en) Semiconductor device having lead with back and end surfaces provided with plating layers
JPH11219420A (ja) Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法
JPH0484449A (ja) Ｔａｂテープ
JP2009054690A (ja) リードフレーム構造体
US20220102265A1 (en) Semiconductor device
JP2006165411A (ja) 半導体装置およびその製造方法
JPS60167454A (ja) 半導体装置
US20190229044A1 (en) Lead frame with plated lead tips
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH03125440A (ja) 電子部品
CN100401487C (zh) 半导体器件及半导体器件的制造方法
JPH0817870A (ja) 半導体装置
JPS6097654A (ja) 封止型半導体装置
JP3446829B2 (ja) 半導体装置
JP2716355B2 (ja) 半導体装置の製造方法
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JPH0333068Y2 (ja)
JP2000195888A (ja) 半導体装置
JPS624860B2 (ja)
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
JPS6344991Y2 (ja)
JP2004119699A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0553310B2 (ja)
JPH0214558A (ja) 半導体集積回路装置