JPH0333927A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH0333927A JPH0333927A JP1168960A JP16896089A JPH0333927A JP H0333927 A JPH0333927 A JP H0333927A JP 1168960 A JP1168960 A JP 1168960A JP 16896089 A JP16896089 A JP 16896089A JP H0333927 A JPH0333927 A JP H0333927A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- rom2
- read
- address
- rom1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/66—Updates of program code stored in read-only memory [ROM]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピュータ（以下ＭＰＵ、！：言
う）を有し、複数のＲＯＭを使用する電子機器において
、その複数のＲＯＭの切換え方式に関するものである。
う）を有し、複数のＲＯＭを使用する電子機器において
、その複数のＲＯＭの切換え方式に関するものである。
従来よりＭＰＵを使用する機器は数多く存在し、その制
御回路は大まかに言ってＭＰＵ、ＲＯＭ、ＲＡＭ。
御回路は大まかに言ってＭＰＵ、ＲＯＭ、ＲＡＭ。
タイマ、Ｉ１０ポート、ドライバなどから構成されてい
る。このうちＲＯＭは機器を制御する主要部として用い
られるが、その記憶内容は機器の制御、キャラクタジェ
ネレータ、テーブルなど様々な要素で構成されている。
る。このうちＲＯＭは機器を制御する主要部として用い
られるが、その記憶内容は機器の制御、キャラクタジェ
ネレータ、テーブルなど様々な要素で構成されている。
また、前記ＭＰＵ、ＲＯＭ、ＲＡＭ、タイマ、 Ｉ１０
ポート等を１つのチップ内に格納したワンチップＣＰＵ
もあるが、本発明の対象とするのは前記の様なＭＰＵと
ＲＯＭ部が分かれたものを対象としている。
ポート等を１つのチップ内に格納したワンチップＣＰＵ
もあるが、本発明の対象とするのは前記の様なＭＰＵと
ＲＯＭ部が分かれたものを対象としている。
ＲＯＭを有する電子機器において、そのＲＯＭに制御コ
ードやキャラクタジェネレータテーブル等を収め、これ
によって機器を動作させている時に、これらの一部にバ
グがあった場合、その程度によっては早急に修正し対拠
する必要が生じる。
ードやキャラクタジェネレータテーブル等を収め、これ
によって機器を動作させている時に、これらの一部にバ
グがあった場合、その程度によっては早急に修正し対拠
する必要が生じる。
例えば、制御コードにバグがあれば、正常な動作をせず
に暴走してしまう様な場合もあるし、キャラクタジェネ
レータにバグがあると正しい文字が出力されない等の障
害が起こる。特に、市場に出荷された後などは早急な対
応が必要で、その対策としては、多くの場合、修正した
ＲＯＭとの交換となっている。
に暴走してしまう様な場合もあるし、キャラクタジェネ
レータにバグがあると正しい文字が出力されない等の障
害が起こる。特に、市場に出荷された後などは早急な対
応が必要で、その対策としては、多くの場合、修正した
ＲＯＭとの交換となっている。
一方、最近ではＲＯＭの大容量化が進み、従来では制御
コードやキャラクタジェネレータなどを別々のＲＯＭで
構成していたのが、全てを１個のＲＯＭに収納できたり
、使用個数を大幅に削減できたりしている。また、大容
量のＥＰＲＯＭが出来ていない点や、コストダウンを進
める為にマスク化が行われている。この様に、大幅なコ
ストダウンや、前記の部品点数削減による基板の縮小化
が進められる為に、最近ではより多く大容量のＲＯＭが
使用されている。
コードやキャラクタジェネレータなどを別々のＲＯＭで
構成していたのが、全てを１個のＲＯＭに収納できたり
、使用個数を大幅に削減できたりしている。また、大容
量のＥＰＲＯＭが出来ていない点や、コストダウンを進
める為にマスク化が行われている。この様に、大幅なコ
ストダウンや、前記の部品点数削減による基板の縮小化
が進められる為に、最近ではより多く大容量のＲＯＭが
使用されている。
しかしながら、この様な状況のもとで上記の様なバグが
あった場合、マスク化されているＲＯＭが大容量の場合
には交換するためのＥＰＲＯＭも無く、また修正したも
のをマスクチェンジして新しいＲＯＭにするには、２ケ
月程度の時間がかかり、早急な対応はできないという問
題があった。
あった場合、マスク化されているＲＯＭが大容量の場合
には交換するためのＥＰＲＯＭも無く、また修正したも
のをマスクチェンジして新しいＲＯＭにするには、２ケ
月程度の時間がかかり、早急な対応はできないという問
題があった。
また、大容量のＥＰＲＯＭがあった場合でも、早急の交
換は可能としても、マスクＲＯＭのコストと比較すれば
、大幅なコストアップとなり交換の費用は大幅に上昇す
る。
換は可能としても、マスクＲＯＭのコストと比較すれば
、大幅なコストアップとなり交換の費用は大幅に上昇す
る。
〔課題を解決するための手段及び作用〕本発明によれば
、情報を格納するための第１の読み出し専用メモリと、
該第１の読み出し専用メ、モリとアドレスを共通にする
記憶領域を有する、情報を格納するための第２の読み出
し専用メモリと、前記第■または第２の読み出し専用メ
モリから所定のアドレスに格納された情報を読み出すた
めの読み出し手段と、前記第１及び第２の読み出し専用
メモリに共通なアドレスに格納された情報を読み出すと
きに、所望の一方の読み出し専用メモリから情報を読み
出すように、前記読み出し手段を制御する制御手段を具
備することにより、読み出し専用メモリに格納された情
報の一部に変更を要するとき、変更を要する部分を含む
領域の情報を、他の読み出し専用メモリから得るように
したものである。
、情報を格納するための第１の読み出し専用メモリと、
該第１の読み出し専用メ、モリとアドレスを共通にする
記憶領域を有する、情報を格納するための第２の読み出
し専用メモリと、前記第■または第２の読み出し専用メ
モリから所定のアドレスに格納された情報を読み出すた
めの読み出し手段と、前記第１及び第２の読み出し専用
メモリに共通なアドレスに格納された情報を読み出すと
きに、所望の一方の読み出し専用メモリから情報を読み
出すように、前記読み出し手段を制御する制御手段を具
備することにより、読み出し専用メモリに格納された情
報の一部に変更を要するとき、変更を要する部分を含む
領域の情報を、他の読み出し専用メモリから得るように
したものである。
第１図は本発明の一実施例の装置としてのプリンタの外
観図である。このプリンタを動作させる制御コード及び
キャラクタジェネレータを内蔵したＲＯＭはプリンタ本
体１００内のプリント基板の中に装着されている。なお
１０４は上カバー、１０５は底カバーである。
観図である。このプリンタを動作させる制御コード及び
キャラクタジェネレータを内蔵したＲＯＭはプリンタ本
体１００内のプリント基板の中に装着されている。なお
１０４は上カバー、１０５は底カバーである。
第２図は底カバー１０５上に装着された制御回路のプリ
ント板ＰＣＢの上面図でＲＯＭの装着状態を示すもので
ある。本実施例においては、プリンタ本体の背面にとり
はずし可能な背面カバー２０１が設けてあり、これをは
ずすと、コネクタ５ＩＦＣにオプションのＩ／Ｆ用のＰ
ＣＢ （例えばシリアルＩ／Ｆカード）が装着できると
共に、プリント板ＰＣＢ上に取り付けられた制御・キャ
ラクタジェネレータが格納されているＲＯＭＩと、必要
時に装着可能なＲＯＭ２及びその切換え手段であるジャ
ンパープラグＪＰが手で容易に装着及び切換えができる
位置に配置されており、更にＲＯＭはソケット等によっ
てその装着がより容易にできる様になっている。
ント板ＰＣＢの上面図でＲＯＭの装着状態を示すもので
ある。本実施例においては、プリンタ本体の背面にとり
はずし可能な背面カバー２０１が設けてあり、これをは
ずすと、コネクタ５ＩＦＣにオプションのＩ／Ｆ用のＰ
ＣＢ （例えばシリアルＩ／Ｆカード）が装着できると
共に、プリント板ＰＣＢ上に取り付けられた制御・キャ
ラクタジェネレータが格納されているＲＯＭＩと、必要
時に装着可能なＲＯＭ２及びその切換え手段であるジャ
ンパープラグＪＰが手で容易に装着及び切換えができる
位置に配置されており、更にＲＯＭはソケット等によっ
てその装着がより容易にできる様になっている。
ＩＦＣはインターフェースコネクタ（例えばパラレルイ
ンターフェース）である。
ンターフェース）である。
第３図はプリンタ本体１００を背後からみた図で、背面
カバー２０１をはずすと、プリント板ＰＣＢ上に載って
いるインターフェースコネクタｒＦｃ、オプションのイ
ンターフェースコネクタ５ＩＦＣと共にＲＯＭ２及び切
換えの為のジャンパープラグＪＰが間近かにあり、手で
容易に装着及び切換えが可能となっている。
カバー２０１をはずすと、プリント板ＰＣＢ上に載って
いるインターフェースコネクタｒＦｃ、オプションのイ
ンターフェースコネクタ５ＩＦＣと共にＲＯＭ２及び切
換えの為のジャンパープラグＪＰが間近かにあり、手で
容易に装着及び切換えが可能となっている。
第４図はＲＯＭＩとＲＯＭ２の共通アドレスの構造と、
その切換えを示すものである。ＭＰＵのアドレスバスＡ
ＤＢをデコーダＤＣＩに入力し、そのデコード出力、に
よって−ＲｐＭｌとＲＯＭ２がチップセレクトされるが
、途中ＲＯＭＩとＲＯＭ２の切換え手段（ジャンパープ
ラグＪＰ）を経てＲＯＭＩとＲＯＭ２の各々のチップセ
レクトが成されるもので、その切換えによってＲＯＭ１
とＲＯＭ２の動作が切換る。
その切換えを示すものである。ＭＰＵのアドレスバスＡ
ＤＢをデコーダＤＣＩに入力し、そのデコード出力、に
よって−ＲｐＭｌとＲＯＭ２がチップセレクトされるが
、途中ＲＯＭＩとＲＯＭ２の切換え手段（ジャンパープ
ラグＪＰ）を経てＲＯＭＩとＲＯＭ２の各々のチップセ
レクトが成されるもので、その切換えによってＲＯＭ１
とＲＯＭ２の動作が切換る。
第６図はＲＯＭＩ及びＲＯＭ２のアドレス構造を示した
もので、本実施例においては２ Ｍ ｂ ｉ ｔのＲＯ
ＭＩの領域の内初めの５１２Ｋｂｉｔ （００００〜Ｆ
ＦＦＦ）の領域にＲＯＭ２の内容が対応し、同一のアド
レスとしている。
もので、本実施例においては２ Ｍ ｂ ｉ ｔのＲＯ
ＭＩの領域の内初めの５１２Ｋｂｉｔ （００００〜Ｆ
ＦＦＦ）の領域にＲＯＭ２の内容が対応し、同一のアド
レスとしている。
以上の様な構成において、プリンタ１００は２ Ｍ ｂ
ｉ ｔのマスクＲＯＭ （ＲＯＭＩ）を使用し、その
うちアドレス００００からＦＦＦＦに機器動作の為の制
御コード（制御ＲＯＭ）、１ｏｏｏｏから３ＦＦＦＦま
でにキャラクタジェネレータのコードを格納し、このＲ
ＯＭＩの内、その制御ＲＯＭにバグがある場合には、Ｒ
ＯＭ２の装着とジャンパープラグＪＰの切換えにより、
ＲＯＭ２の制御で動作するものとする。
ｉ ｔのマスクＲＯＭ （ＲＯＭＩ）を使用し、その
うちアドレス００００からＦＦＦＦに機器動作の為の制
御コード（制御ＲＯＭ）、１ｏｏｏｏから３ＦＦＦＦま
でにキャラクタジェネレータのコードを格納し、このＲ
ＯＭＩの内、その制御ＲＯＭにバグがある場合には、Ｒ
ＯＭ２の装着とジャンパープラグＪＰの切換えにより、
ＲＯＭ２の制御で動作するものとする。
すなわち、その回路構成（第４図参照）は、ＭＰＵから
のアドレスバスＡＤＢをデコーダＤＣＩで５１２Ｋｂｉ
ｔずつのアドレス領域にデコードし、その出力信号線Ｉ
！ｌ、 Ｉ！５． ｉ’６． ｆ７（ｆｌはアドレ
スｏｏｏｏ〜ＦＦＦＦ、 Ｉ！５は１００００〜ｌＦＦ
ＦＦ５Ｉ！６は２００００〜２ＦＦＦＦ、１７は３００
００〜３ＦＦＦＦに対応）をＩ！ｌは通常ジャンパープ
ラグＪＰを介して端子１と２を結線し１３と接続してア
ンドゲートＡＧＩに入力する。アンドゲートＡＧＩの出
力Ｉ！４はＲＯＭＩのチップセレクト端子Ｃ３Ｉに入力
しており、これによってＲＯＭＩが動作し、読み出し信
号■の入力時データバスＤＢにその内容を出力する。
のアドレスバスＡＤＢをデコーダＤＣＩで５１２Ｋｂｉ
ｔずつのアドレス領域にデコードし、その出力信号線Ｉ
！ｌ、 Ｉ！５． ｉ’６． ｆ７（ｆｌはアドレ
スｏｏｏｏ〜ＦＦＦＦ、 Ｉ！５は１００００〜ｌＦＦ
ＦＦ５Ｉ！６は２００００〜２ＦＦＦＦ、１７は３００
００〜３ＦＦＦＦに対応）をＩ！ｌは通常ジャンパープ
ラグＪＰを介して端子１と２を結線し１３と接続してア
ンドゲートＡＧＩに入力する。アンドゲートＡＧＩの出
力Ｉ！４はＲＯＭＩのチップセレクト端子Ｃ３Ｉに入力
しており、これによってＲＯＭＩが動作し、読み出し信
号■の入力時データバスＤＢにその内容を出力する。
通常、前記の様にジャンパープラグＪＰは端子ｌと２を
接続してＲＯＭ１を動作させているが、その制御ＲＯＭ
にバグがあった場合、前述の様にジャンパープラグＪＰ
の切換えとＲＯＭ２の装着でこれにただちに対応できる
ものである。すなわち、ＲＯＭ２を装着し、ジャンパー
プラグＪＰの端子２と３を接続、１と２を切り離せばア
ドレス００００からＦＦＦＦのデコード出力１１はＩ！
２と接続し、ＲＯＭ２のチップセレクトＣ３２に入力さ
れ、ｎ信号によってその内容をデータバスＤＢに出力し
、以後はＲＯＭ２で動作してゆくものである。なお切り
離された１３は抵抗Ｒ１によってＶｃｅ側につられてい
る為、アンドゲートＡＧｌからの出力はｆ５． ｆ６．
Ｉ！７がデコードされた時となり、制御ＲＯＭはＲＯ
Ｍ２、キャラクタジェネレータはＲＯＭＩによって動作
する。
接続してＲＯＭ１を動作させているが、その制御ＲＯＭ
にバグがあった場合、前述の様にジャンパープラグＪＰ
の切換えとＲＯＭ２の装着でこれにただちに対応できる
ものである。すなわち、ＲＯＭ２を装着し、ジャンパー
プラグＪＰの端子２と３を接続、１と２を切り離せばア
ドレス００００からＦＦＦＦのデコード出力１１はＩ！
２と接続し、ＲＯＭ２のチップセレクトＣ３２に入力さ
れ、ｎ信号によってその内容をデータバスＤＢに出力し
、以後はＲＯＭ２で動作してゆくものである。なお切り
離された１３は抵抗Ｒ１によってＶｃｅ側につられてい
る為、アンドゲートＡＧｌからの出力はｆ５． ｆ６．
Ｉ！７がデコードされた時となり、制御ＲＯＭはＲＯ
Ｍ２、キャラクタジェネレータはＲＯＭＩによって動作
する。
以上が回路構成上の説明であるが、ＲＯＭ２の装着とジ
ャンパープラグＪＰの切換えは前記の如くプリンタ１０
０の背面カバーを外せば容易に行える。ところで、背面
カバーはオプションインターフェース装着時には必要な
ものであり、この構造を流用しているものである。従っ
て、特に、このＲＯＭの装着を切換えるだけの為ではな
いので、本発明の実現のためにコストの高い構造上の変
更を要するものではない。
ャンパープラグＪＰの切換えは前記の如くプリンタ１０
０の背面カバーを外せば容易に行える。ところで、背面
カバーはオプションインターフェース装着時には必要な
ものであり、この構造を流用しているものである。従っ
て、特に、このＲＯＭの装着を切換えるだけの為ではな
いので、本発明の実現のためにコストの高い構造上の変
更を要するものではない。
以上の様にしてＲＯＭＩからＲＯＭ２の装着、切換えが
可能となり、これによって早急な対応と大幅なコストア
ップを避けることができる。
可能となり、これによって早急な対応と大幅なコストア
ップを避けることができる。
第５図は他の実施例のブロック図である。本実施例はＲ
ＯＭＩの機能の一部をＲＯＭ２に切換えた後、ＲＯＭＩ
の領域の全てを利用できる様にもしたものである。
ＯＭＩの機能の一部をＲＯＭ２に切換えた後、ＲＯＭＩ
の領域の全てを利用できる様にもしたものである。
前記実施例においては、アドレス００００〜ＦＦＦＦが
共通でジャンパープラグＪＰによって切換え後、ＲＯＭ
Ｉとして使用できる部分はアドレスｌＦＦＦＦ−３ＦＦ
ＦＦであったが、本実施例は２ Ｍ ｂ ｉ ｔのＲＯ
Ｍ １の全領域をｌＦＦＦＦ〜４ＦＦＦＦとして使用で
きる様になり、バグへの対応以外にキャラクタジェネレ
ータの拡張等、ＲＯＭ領域を拡張したい時などは容易に
これが可能となる。
共通でジャンパープラグＪＰによって切換え後、ＲＯＭ
Ｉとして使用できる部分はアドレスｌＦＦＦＦ−３ＦＦ
ＦＦであったが、本実施例は２ Ｍ ｂ ｉ ｔのＲＯ
Ｍ １の全領域をｌＦＦＦＦ〜４ＦＦＦＦとして使用で
きる様になり、バグへの対応以外にキャラクタジェネレ
ータの拡張等、ＲＯＭ領域を拡張したい時などは容易に
これが可能となる。
以下、第５図の回路をもとに説明する。図において、第
４図と同様ＭＰＵからのアドレスバスＡＤＢをデコーダ
ＤＣＩで５１２Ｋｂｉｔずつのアドレス領域にデコード
し、その出力信号線ｎ ５１． ｆ ５５゜１５６、
Ａ５７、ｆ、５８（４２５１はアドレスｏｏｏｏ〜ＦＦ
ＦＦ、１５５は１００００〜ｌＦＦＦＦ、 Ａ ５６は
２００００〜２ＦＦＦＦ、 ｆ ５７は３００００〜３
ＦＦＦＦ、５１５８は４００００〜４ＦＦＦＦに対応）
のうち、ｌ ５５． ｌ ５６゜Ｉ！５７はそのまま
アントゲ−）ＡＧＩに入力し、１５１は通常はジャンパ
ープラグＪＰＩを介して端子４と５を結線しＡ５２と接
続して、アントゲートＡＧＩに入力する。またＩ！５８
については後述する。
４図と同様ＭＰＵからのアドレスバスＡＤＢをデコーダ
ＤＣＩで５１２Ｋｂｉｔずつのアドレス領域にデコード
し、その出力信号線ｎ ５１． ｆ ５５゜１５６、
Ａ５７、ｆ、５８（４２５１はアドレスｏｏｏｏ〜ＦＦ
ＦＦ、１５５は１００００〜ｌＦＦＦＦ、 Ａ ５６は
２００００〜２ＦＦＦＦ、 ｆ ５７は３００００〜３
ＦＦＦＦ、５１５８は４００００〜４ＦＦＦＦに対応）
のうち、ｌ ５５． ｌ ５６゜Ｉ！５７はそのまま
アントゲ−）ＡＧＩに入力し、１５１は通常はジャンパ
ープラグＪＰＩを介して端子４と５を結線しＡ５２と接
続して、アントゲートＡＧＩに入力する。またＩ！５８
については後述する。
アントゲートＡＧＩの出力信号線ｆ５４はＲＯＭＩのチ
ップセレクトＣ９Ｉに入力しており、これによってＲＯ
ＭＩが動作し、読み出し信号■の入力時、データバスＤ
Ｂにその内容を出力する。
ップセレクトＣ９Ｉに入力しており、これによってＲＯ
ＭＩが動作し、読み出し信号■の入力時、データバスＤ
Ｂにその内容を出力する。
通常、上記の様にジャンパープラグＪＰＩは端子４と５
を接続して動作させている。以下、前記実施例同様、そ
の制御ＲＯＭ （アドレス００００−ＦＦＦＦ）にバグ
が見つかった時に、このジャンパープラグＪＰＩを切換
えてＲＯＭ２の装着でこれに対応する場合について説明
する。
を接続して動作させている。以下、前記実施例同様、そ
の制御ＲＯＭ （アドレス００００−ＦＦＦＦ）にバグ
が見つかった時に、このジャンパープラグＪＰＩを切換
えてＲＯＭ２の装着でこれに対応する場合について説明
する。
本実施例においては、ｆ５１を常に１５３と結線してお
くことにより、初めからＲＯＭ２のチップセレクト端子
Ｃ３２に接続しておき、ＲＯＭが装着されていない前記
通常の場合は、これによる影響はなく、ＲＯＭ２の装着
時は前記通常の場合において結線されている端子４と５
の結線を切り離せば、ｆ５１はｆ５３を通じて元々チッ
プセレクト端子Ｃ３２に入力しており、開信号によって
ＲＯＭ２が動作してその内容をデータバスＤＢに出力し
、以後ＲＯＭ２で制御動作してゆくものである。なお、
切り離されたＩ！５２は抵抗Ｒ２によってＶｃｃ側につ
られている為、前記実施例と同様に、アントゲートＡＧ
ｌからの出力はＩ！５５．Ａ５６，１５７がデコードさ
れた時となって、制御ＲＯＭはＲＯＭ２、キャラクタジ
ェネレータはＲＯＭＩによって動作する。
くことにより、初めからＲＯＭ２のチップセレクト端子
Ｃ３２に接続しておき、ＲＯＭが装着されていない前記
通常の場合は、これによる影響はなく、ＲＯＭ２の装着
時は前記通常の場合において結線されている端子４と５
の結線を切り離せば、ｆ５１はｆ５３を通じて元々チッ
プセレクト端子Ｃ３２に入力しており、開信号によって
ＲＯＭ２が動作してその内容をデータバスＤＢに出力し
、以後ＲＯＭ２で制御動作してゆくものである。なお、
切り離されたＩ！５２は抵抗Ｒ２によってＶｃｃ側につ
られている為、前記実施例と同様に、アントゲートＡＧ
ｌからの出力はＩ！５５．Ａ５６，１５７がデコードさ
れた時となって、制御ＲＯＭはＲＯＭ２、キャラクタジ
ェネレータはＲＯＭＩによって動作する。
次に端子４と５が切り離されたジャンパープラグＪＰＩ
において端子５と６を結線すると、前記１５８がアント
ゲートＡＧＩに入力でき、Ｉ！５１が１！５３を通じて
ＲＯＭ２のチップセレクトＣ３２に入力する為、この時
のアドレス領域の利用は００００−ＦＦＦＦがＲＯＭ２
．１００００〜４ＦＦＦＦがＲＯＭ１となり、この切換
えによってＲＯＭの拡張も容易に行えることとなる。す
なわち、上記ジャンパープラグＪＰＩの切換えによって
１５５．ｆ５６，１５７，１５８がアントゲ−）ＡＧＩ
に人力し、その出力ｉ！５４によってＲＯＭＩのチップ
セレクトＣ３Ｉが選択され、一方Ａ５１によってＲＯＭ
２のチップセレクトＣ３２が選択される為、両者のＲＯ
Ｍ共前記アドレス領域で動作可能となるものである。そ
こでＲＯＭＩを制御部を持たない他の２ Ｍ ｂ ｉ
ｔのＲＯＭ （例えばキャラクタジェネレータのコード
だけよりなるＲＯＭ）と交換する事により、ＲＯＭＩの
全領域を利用可能とする事ができる。
において端子５と６を結線すると、前記１５８がアント
ゲートＡＧＩに入力でき、Ｉ！５１が１！５３を通じて
ＲＯＭ２のチップセレクトＣ３２に入力する為、この時
のアドレス領域の利用は００００−ＦＦＦＦがＲＯＭ２
．１００００〜４ＦＦＦＦがＲＯＭ１となり、この切換
えによってＲＯＭの拡張も容易に行えることとなる。す
なわち、上記ジャンパープラグＪＰＩの切換えによって
１５５．ｆ５６，１５７，１５８がアントゲ−）ＡＧＩ
に人力し、その出力ｉ！５４によってＲＯＭＩのチップ
セレクトＣ３Ｉが選択され、一方Ａ５１によってＲＯＭ
２のチップセレクトＣ３２が選択される為、両者のＲＯ
Ｍ共前記アドレス領域で動作可能となるものである。そ
こでＲＯＭＩを制御部を持たない他の２ Ｍ ｂ ｉ
ｔのＲＯＭ （例えばキャラクタジェネレータのコード
だけよりなるＲＯＭ）と交換する事により、ＲＯＭＩの
全領域を利用可能とする事ができる。
なお、上記実施例においては、切換えるＲＯＭを制御Ｒ
ＯＭとして述べてきたが、当然それ以外の機能に対する
切換え動作も同様に実行できる。例えばキャラクタジェ
ネレータやテーブル等の変更に対しても同様である。又
、切り換えるアドレス領域は上記例に限らず他のアドレ
スでもよい。
ＯＭとして述べてきたが、当然それ以外の機能に対する
切換え動作も同様に実行できる。例えばキャラクタジェ
ネレータやテーブル等の変更に対しても同様である。又
、切り換えるアドレス領域は上記例に限らず他のアドレ
スでもよい。
更に、切り換えられるアドレス領域が、複数個のＲＯＭ
によって賄われるようにしてもよい。
によって賄われるようにしてもよい。
以上説明した様に、最近の大容量化に伴った大容量のＲ
ＯＭの使用やマスク化の実施の中で、その使用ＲＯＭ領
域中で、よく変更が起り得る様な領域に対して（特に制
御ＲＯＭ等）別のＲＯＭ装着と動作を簡単な切換え手段
で切換え可能としたことで、元のＲＯＭはそのままで緊
急の変更に対する対応が即実施でき、また大容量中の一
部の領域に対応しているので大幅なコストアップも避け
ることができる。
ＯＭの使用やマスク化の実施の中で、その使用ＲＯＭ領
域中で、よく変更が起り得る様な領域に対して（特に制
御ＲＯＭ等）別のＲＯＭ装着と動作を簡単な切換え手段
で切換え可能としたことで、元のＲＯＭはそのままで緊
急の変更に対する対応が即実施でき、また大容量中の一
部の領域に対応しているので大幅なコストアップも避け
ることができる。
さらに必要に応じて、装着した別のＲＯＭへの制御動作
の移行と共に、元のＲＯＭ容量も動作可能とすることで
ＲＯＭ領域の拡張もはかることができる。
の移行と共に、元のＲＯＭ容量も動作可能とすることで
ＲＯＭ領域の拡張もはかることができる。
また、この切換えを積極的に利用して、後から装着する
ＲＯＭを別のエミュレーションＲＯＭとし、オプション
設定として用途を広げることにも役立つ。
ＲＯＭを別のエミュレーションＲＯＭとし、オプション
設定として用途を広げることにも役立つ。
第１図は本発明の一実施例のプリンタの外観図、第２図
は本発明に係わる回路を搭載したプリント基板の装置内
配置図、 第３図は実施例のプリンタを後面からみたときのプリン
ト板の位置図、 第４図は実施例のＲＯＭＩ、ＲＯＭ２の切換え回路のブ
ロック図、 第５図は他の実施例のＲＯＭＩ、ＲＯＭ２の切換え回路
のブロック図、 第６図はＲＯＭＩ、ＲＯＭ２のアドレス領域を示した図
である。 図中、１００はプリンタ本体、１０４は上カバー１０５
は底カバー、ＰＣＢはプリント基板、ＩＦＣはインター
フェースコネクタ、５ＩＦＣはオプション用のインター
フェースコネクタ、ＲＯＭ１は第１のＲＯＭ。 ＲＯＭ２は装着する第２のＲＯＭ１ＪＰはジャンパープ
ラグ、２０１は背面カバー、ＭＰＵはマイクロプロセッ
サ、ＡＤＢはアドレスバス、ＤＢはデータバス、ＤＣＩ
はデコーダ、ＡＧＩはアンドゲート、ＪＰ及びＪＰＩは
ジャンパープラグ、商は読み出し信号、Ｒ１゜Ｒ２は抵
抗である。
は本発明に係わる回路を搭載したプリント基板の装置内
配置図、 第３図は実施例のプリンタを後面からみたときのプリン
ト板の位置図、 第４図は実施例のＲＯＭＩ、ＲＯＭ２の切換え回路のブ
ロック図、 第５図は他の実施例のＲＯＭＩ、ＲＯＭ２の切換え回路
のブロック図、 第６図はＲＯＭＩ、ＲＯＭ２のアドレス領域を示した図
である。 図中、１００はプリンタ本体、１０４は上カバー１０５
は底カバー、ＰＣＢはプリント基板、ＩＦＣはインター
フェースコネクタ、５ＩＦＣはオプション用のインター
フェースコネクタ、ＲＯＭ１は第１のＲＯＭ。 ＲＯＭ２は装着する第２のＲＯＭ１ＪＰはジャンパープ
ラグ、２０１は背面カバー、ＭＰＵはマイクロプロセッ
サ、ＡＤＢはアドレスバス、ＤＢはデータバス、ＤＣＩ
はデコーダ、ＡＧＩはアンドゲート、ＪＰ及びＪＰＩは
ジャンパープラグ、商は読み出し信号、Ｒ１゜Ｒ２は抵
抗である。
Claims (2)
- （１）情報を格納するための第１の読み出し専用メモリ
と、 該第１の読み出し専用メモリとアドレスを共通にする記
憶領域を有する、情報を格納するための第２の読み出し
専用メモリと、 前記第１または第２の読み出し専用メモリから所定のア
ドレスに格納された情報を読み出すための読み出し手段
と、 前記第１及び第２の読み出し専用メモリに共通なアドレ
スに格納された情報を読み出すときに、所望の一方の読
み出し専用メモリから情報を読み出すように、前記読み
出し手段を制御する制御手段を具備することを特徴とす
る電子機器。 - （２）前記第１及び第２の読み出し専用メモリに共通な
アドレスに格納された情報を読み出すときに、前記制御
手段によって、第２の読み出し専用メモリから情報を読
み出すように制御されている場合、前記第１の読み出し
専用メモリを拡張して利用可能となるように制御する第
２の制御手段を有することを特徴とした請求項１記載の
電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1168960A JPH0333927A (ja) | 1989-06-29 | 1989-06-29 | 電子機器 |
| DE69022304T DE69022304T2 (de) | 1989-06-29 | 1990-06-27 | Elektronisches Gerät mit Nur-Lese-Speichern. |
| EP90112248A EP0405498B1 (en) | 1989-06-29 | 1990-06-27 | Electronic apparatus having read-only memories |
| US08/262,379 US5517630A (en) | 1989-06-29 | 1994-06-20 | Electronic apparatus featuring a plurality of selectable memories |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1168960A JPH0333927A (ja) | 1989-06-29 | 1989-06-29 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0333927A true JPH0333927A (ja) | 1991-02-14 |
Family
ID=15877750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1168960A Pending JPH0333927A (ja) | 1989-06-29 | 1989-06-29 | 電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5517630A (ja) |
| EP (1) | EP0405498B1 (ja) |
| JP (1) | JPH0333927A (ja) |
| DE (1) | DE69022304T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05324306A (ja) * | 1992-05-14 | 1993-12-07 | Star Micronics Co Ltd | 電子機器 |
| JP2008155360A (ja) * | 2006-12-21 | 2008-07-10 | Proxene Tools Co Ltd | 手工具の挟み部 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5802544A (en) * | 1995-06-07 | 1998-09-01 | International Business Machines Corporation | Addressing multiple removable memory modules by remapping slot addresses |
| US5764586A (en) * | 1996-10-10 | 1998-06-09 | Catalyst Semiconductor, Inc. | Intermediate size non-volatile electrically alterable semiconductor memory device |
| DE69904446T2 (de) * | 1999-06-04 | 2003-12-04 | Xavier Guy Bernard D'udekem D'acoz | Speicherkarte |
| GB2384582A (en) * | 2002-01-28 | 2003-07-30 | Ericsson Telefon Ab L M | Software correction |
| ES2428394T3 (es) * | 2009-10-15 | 2013-11-07 | Seiko Epson Corporation | Dispositivo electrónico, método de control del mismo y medio de grabación |
| BRPI1004997A2 (pt) * | 2009-11-11 | 2013-02-26 | Seiko Epson Corp | dispositivo eletrânico e mÉtodo de controle do mesmo |
| JP5065431B2 (ja) * | 2010-03-31 | 2012-10-31 | キヤノン株式会社 | 画像読取装置および操作パネル |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5637893A (en) * | 1979-08-31 | 1981-04-11 | Toshiba Corp | Address change-over unit of programmable read-only memory |
| JPS5663650A (en) * | 1979-10-25 | 1981-05-30 | Sharp Corp | Program change system of electronic apparatus |
| JPS61289599A (ja) * | 1985-06-14 | 1986-12-19 | Mitsubishi Electric Corp | プログラムメモリ回路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2109452A5 (ja) * | 1970-10-16 | 1972-05-26 | Honeywell Bull Soc Ind | |
| US4319343A (en) * | 1980-07-16 | 1982-03-09 | Honeywell Inc. | Programmable digital memory circuit |
| US4368515A (en) * | 1981-05-07 | 1983-01-11 | Atari, Inc. | Bank switchable memory system |
| JPS58203560A (ja) * | 1982-05-24 | 1983-11-28 | Toshiba Corp | プログラム処理装置 |
| JPS5927349A (ja) * | 1982-08-03 | 1984-02-13 | Sharp Corp | 電子機器 |
| US4485457A (en) * | 1983-05-31 | 1984-11-27 | Cbs Inc. | Memory system including RAM and page switchable ROM |
| US4607347A (en) * | 1983-08-10 | 1986-08-19 | International Business Machines Corporation | Microcomputer system employing program cartridges |
| JPH0719192B2 (ja) * | 1985-02-15 | 1995-03-06 | シチズン時計株式会社 | プリンタにおけるメモリ利用方法 |
| DE3705864A1 (de) * | 1986-02-24 | 1987-08-27 | Ricoh Kk | Integrierte schaltungskarte fuer eine datenverarbeitungseinrichtung |
| JPS62190999U (ja) * | 1986-05-23 | 1987-12-04 | ||
| US4802119A (en) * | 1987-03-17 | 1989-01-31 | Motorola, Inc. | Single chip microcomputer with patching and configuration controlled by on-board non-volatile memory |
| US4961172A (en) * | 1988-08-11 | 1990-10-02 | Waferscale Integration, Inc. | Decoder for a memory address bus |
| US4905200A (en) * | 1988-08-29 | 1990-02-27 | Ford Motor Company | Apparatus and method for correcting microcomputer software errors |
-
1989
- 1989-06-29 JP JP1168960A patent/JPH0333927A/ja active Pending
-
1990
- 1990-06-27 DE DE69022304T patent/DE69022304T2/de not_active Expired - Fee Related
- 1990-06-27 EP EP90112248A patent/EP0405498B1/en not_active Expired - Lifetime
-
1994
- 1994-06-20 US US08/262,379 patent/US5517630A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5637893A (en) * | 1979-08-31 | 1981-04-11 | Toshiba Corp | Address change-over unit of programmable read-only memory |
| JPS5663650A (en) * | 1979-10-25 | 1981-05-30 | Sharp Corp | Program change system of electronic apparatus |
| JPS61289599A (ja) * | 1985-06-14 | 1986-12-19 | Mitsubishi Electric Corp | プログラムメモリ回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05324306A (ja) * | 1992-05-14 | 1993-12-07 | Star Micronics Co Ltd | 電子機器 |
| JP2008155360A (ja) * | 2006-12-21 | 2008-07-10 | Proxene Tools Co Ltd | 手工具の挟み部 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69022304D1 (de) | 1995-10-19 |
| EP0405498A3 (en) | 1991-08-14 |
| US5517630A (en) | 1996-05-14 |
| EP0405498A2 (en) | 1991-01-02 |
| DE69022304T2 (de) | 1996-02-08 |
| EP0405498B1 (en) | 1995-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198303B1 (en) | Configuration eprom with programmable logic | |
| KR19990041698A (ko) | 고정된 플래시 롬의 데이터 갱신이 가능한 컴퓨터 시스템 및 그 제어 방법 | |
| JPH0333927A (ja) | 電子機器 | |
| KR890002472B1 (ko) | 마이크로 컴퓨터 시스템 | |
| US7111160B1 (en) | Method and apparatus for using a development port for boot up | |
| WO2000025208A1 (en) | Processor system with fail safe bios configuration | |
| EP0878765A2 (en) | Microcontroller utilizing internal and external memory | |
| US7010680B2 (en) | ROM writer has switching device for switching between external start-up ROM and data ROM to update control program in built-in writable ROM | |
| US20020108018A1 (en) | Memory module control and status | |
| US6851002B1 (en) | Processing device with parallel mounting regions for component exchange | |
| KR19980024961A (ko) | I/o 메모리 카드형 무선 선택 페이징 수신기 및 동작 방법 | |
| JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| JPS6235958A (ja) | マイクロ・コンピユ−タ | |
| KR102120684B1 (ko) | Fpga 펌웨어 다운로드 시스템을 이용한 fpga 펌웨어 다운로드 방법 | |
| KR100542339B1 (ko) | 메모리 확장장치 | |
| JPH01219918A (ja) | 電子機器 | |
| JPH046777A (ja) | メモリｉｃ用ソケット | |
| JPH06324722A (ja) | プログラマブルコントローラ | |
| JPH1011357A (ja) | データ書き込み装置 | |
| KR20010087899A (ko) | 이동통신시스템의 노드특성 및 어드레스설정장치 | |
| JPS6225301A (ja) | シ−ケンス制御装置 | |
| JP2004094513A (ja) | デバイス制御装置 | |
| JP2007179106A (ja) | 処理システム | |
| JPH06173298A (ja) | 車載用コントローラ | |
| JPS595538A (ja) | 複合スイツチ |