JPH046777A - メモリｉｃ用ソケット - Google Patents
メモリｉｃ用ソケットInfo
- Publication number
- JPH046777A JPH046777A JP10696690A JP10696690A JPH046777A JP H046777 A JPH046777 A JP H046777A JP 10696690 A JP10696690 A JP 10696690A JP 10696690 A JP10696690 A JP 10696690A JP H046777 A JPH046777 A JP H046777A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- rwm
- socket
- microcontroller
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 abstract description 16
- 230000000994 depressogenic effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路を内蔵したＩＣソケットに関する。
従来のＩＣソケットは、ＩＣ本体の着脱の容易性に主願
が置かれており、ソケットそのものにインテリジェンス
を持たせたものは無かった。内蔵する回路部品は、電源
の安定供給を目的としたキャパシタや、信号端子のイン
ピーダンス整合を図る抵抗などが全てであった。
が置かれており、ソケットそのものにインテリジェンス
を持たせたものは無かった。内蔵する回路部品は、電源
の安定供給を目的としたキャパシタや、信号端子のイン
ピーダンス整合を図る抵抗などが全てであった。
この従来のＩＣソケットでは、ＩＣ本体の端子を回路基
板の各信号線と接続する機能しか有しない。その為、読
出し専用メモ！Ｊ （ＲＯＭ）を使用した場合も、単に
信号線を接続するのみで、ＲＯＭの内容を書替えること
はできない。マイクロプロセッサを使用したシステムで
は、プログラムやデータの格納にこのＲＯＭが多用され
るが、開発段階では内容の変更が頻繁に生じる。通常こ
の様な場合には、プログラマブルＲＯＭ （ＰＲＯＭ）
を使用して書替えたり、そのマイクロプロセッサ用のイ
ンサーキットエミュレータに内蔵するエミュレーション
メモリで代用する方法が用いられるが、その為の設備が
必要となる問題点があった。
板の各信号線と接続する機能しか有しない。その為、読
出し専用メモ！Ｊ （ＲＯＭ）を使用した場合も、単に
信号線を接続するのみで、ＲＯＭの内容を書替えること
はできない。マイクロプロセッサを使用したシステムで
は、プログラムやデータの格納にこのＲＯＭが多用され
るが、開発段階では内容の変更が頻繁に生じる。通常こ
の様な場合には、プログラマブルＲＯＭ （ＰＲＯＭ）
を使用して書替えたり、そのマイクロプロセッサ用のイ
ンサーキットエミュレータに内蔵するエミュレーション
メモリで代用する方法が用いられるが、その為の設備が
必要となる問題点があった。
本発明のメモリＩＣ用ソケットは、ソケットに接続する
ＲＯＭの端子に対応して配置されたソケット端子と、こ
のＲＯＭと同容量のＲＷＭと、ＲＯＭ及びＲＷＭのアド
レス信号、データ信号。
ＲＯＭの端子に対応して配置されたソケット端子と、こ
のＲＯＭと同容量のＲＷＭと、ＲＯＭ及びＲＷＭのアド
レス信号、データ信号。
フントロール信号と接続されＲＯＭ及びＲＷＭへのアク
セスが任意にできるように接続されたマイクロコントロ
ーラと、このマイクロコントローラにより制御される前
記ＲＯＭと端子の互換性を有するＰＲＯＭ書込回路とを
有している。
セスが任意にできるように接続されたマイクロコントロ
ーラと、このマイクロコントローラにより制御される前
記ＲＯＭと端子の互換性を有するＰＲＯＭ書込回路とを
有している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
ＩＣソケットの外部には、ＲＯＭの各端子と接続する為
のアドレス信号ソケット端子１．データ信号ソケット端
子２．コントロール信号ソケット端子３．及びｖＤＤ端
子、ＧＮＤ端子が配置されている。アドレス信号ソケッ
ト端子１はアドレスバッファ７を介してＲＷＭ４及びマ
イクロコントローラ５に接続される。データ信号ソケッ
ト端子２はデータバッファ８を介してＲＷＭ４．マイク
ロコントローラ５に接続され、コントロール信号ソケッ
ト端子３はコントロールバッファ９を介してＲＷＭ４．
マイクロコントローラ５に接続される。
のアドレス信号ソケット端子１．データ信号ソケット端
子２．コントロール信号ソケット端子３．及びｖＤＤ端
子、ＧＮＤ端子が配置されている。アドレス信号ソケッ
ト端子１はアドレスバッファ７を介してＲＷＭ４及びマ
イクロコントローラ５に接続される。データ信号ソケッ
ト端子２はデータバッファ８を介してＲＷＭ４．マイク
ロコントローラ５に接続され、コントロール信号ソケッ
ト端子３はコントロールバッファ９を介してＲＷＭ４．
マイクロコントローラ５に接続される。
マイクロコントローラ５からアドレスバッファ７、デー
タバッファ８．フントロールバッファ９へは制御信号が
接続され、マイクロコントローラ５の指示によりデータ
バッファの方向及び接続先が決定される。ソケット端子
のＶ。Ｄ、ＧＮＤからは前記回路の電源が共通に供給さ
れる。５Ｗ−Ａ１０．５Ｗ−Ｂｌ １はマイクロコント
ローラ５に接続され、各ＳＷの押下によりマイクロコン
トローラ５の動作指示が行われる。
タバッファ８．フントロールバッファ９へは制御信号が
接続され、マイクロコントローラ５の指示によりデータ
バッファの方向及び接続先が決定される。ソケット端子
のＶ。Ｄ、ＧＮＤからは前記回路の電源が共通に供給さ
れる。５Ｗ−Ａ１０．５Ｗ−Ｂｌ １はマイクロコント
ローラ５に接続され、各ＳＷの押下によりマイクロコン
トローラ５の動作指示が行われる。
第２図はこれらの動作概要を示すタイムチャートである
。ｖＤｆｌに電源が供給されると、マイクロコントロー
ラ５は内部でリセット信号を発生し、内蔵プログラムの
実行を開始する。マイクロコントローラ５はソケットに
接続されたＲＯＭの内容をアドレスを更新したら全てＲ
ＷＭ４にコピーする。このコピー期間中は、外部からの
ＲＯＭへのアクセスは禁止する必要がある。コピー終了
後、ソケットに付帯した５Ｗ−ＡＩＯを押下することに
より、マイクロコントローラ５は各バッファの状態を切
替え、外部からのアクセスはＲＯＭから内蔵のＲＷＭ４
に切替わる。ＲＷＭに切替った状態では、外部からの書
込動作が可能となる。
。ｖＤｆｌに電源が供給されると、マイクロコントロー
ラ５は内部でリセット信号を発生し、内蔵プログラムの
実行を開始する。マイクロコントローラ５はソケットに
接続されたＲＯＭの内容をアドレスを更新したら全てＲ
ＷＭ４にコピーする。このコピー期間中は、外部からの
ＲＯＭへのアクセスは禁止する必要がある。コピー終了
後、ソケットに付帯した５Ｗ−ＡＩＯを押下することに
より、マイクロコントローラ５は各バッファの状態を切
替え、外部からのアクセスはＲＯＭから内蔵のＲＷＭ４
に切替わる。ＲＷＭに切替った状態では、外部からの書
込動作が可能となる。
次に、ソケットに接続したＲＯＭを取り除き、代りにＦ
ＲＯＭを接続する。外部からのＦＲＯＭへのアクセスを
禁止した後、５Ｗ−Ｂｌｌを押下することにより、マイ
クロコントローラ５はＰＲＯＭ書込回路６を制御し、Ｒ
ＷＭ４の内容を全てＦＲＯＭに書込む。
ＲＯＭを接続する。外部からのＦＲＯＭへのアクセスを
禁止した後、５Ｗ−Ｂｌｌを押下することにより、マイ
クロコントローラ５はＰＲＯＭ書込回路６を制御し、Ｒ
ＷＭ４の内容を全てＦＲＯＭに書込む。
第３図は実施例２のブロック図である。実施例１ではソ
ケットのＲＯＭを接続する端子側と、ソケットの基板に
接続する端子側とが電気的に接続されていたが、実施例
２ではバッファＡ１２゜バッファＢ１３．バッファＣ１
４により各々の端子が電気的に接続／非接続の切替がで
きるようになっている。この制御はマイクロコントロー
ラ５かも出力されるバッファ切替信号１５により行われ
、これにより、外部からのアクセスを禁止しなくとも、
Ｐ、ＷＭからのコピー及びＦＲＯＭへの書込みができる
。
ケットのＲＯＭを接続する端子側と、ソケットの基板に
接続する端子側とが電気的に接続されていたが、実施例
２ではバッファＡ１２゜バッファＢ１３．バッファＣ１
４により各々の端子が電気的に接続／非接続の切替がで
きるようになっている。この制御はマイクロコントロー
ラ５かも出力されるバッファ切替信号１５により行われ
、これにより、外部からのアクセスを禁止しなくとも、
Ｐ、ＷＭからのコピー及びＦＲＯＭへの書込みができる
。
以上説明したように本発明は、ＩＣソケット自体にＲＷ
Ｍ、ＰＲＯＭ書込回路、マイクロコントローラを内蔵し
たため、ＲＯＭをＲＷＭと同様に書替えすることが可能
となり、また書替えた内容をＦＲＯＭにセーブできると
いう効果を有する。
Ｍ、ＰＲＯＭ書込回路、マイクロコントローラを内蔵し
たため、ＲＯＭをＲＷＭと同様に書替えすることが可能
となり、また書替えた内容をＦＲＯＭにセーブできると
いう効果を有する。
本発明のメモリＩＣ用ソケットを使用することにより、
ＲＯＭを多用するマイコンシステムの開発期間の短縮が
可能である。
ＲＯＭを多用するマイコンシステムの開発期間の短縮が
可能である。
第１図は本発明の実施例１のブロック図、第２図は実施
例１の動作概要を示すタイムチ、−ト、第３図は実施例
２のブロック図である。 １・・・・・・アドレス信号ソケット端子、２・・・・
・・データ信号ソケット端子、３・・・・・・コントロ
ール信号ソケット端子、４・・・・・・ＲＷＭ、５・・
・・・・マイクロコントローラ、６・・・・・・ＦＲＯ
Ｍ書込回路、７・・・・・・アドレスバッファ、８・・
・・・・テータハッファ、９・・・・・・コントロール
バッファ、１０・・・・・・５Ｗ−Ａ、１１・・・・・
・５Ｗ−Ｂ、１２・・・・・・バッファ Ａ、 １３
・・・・・・ノくツファＢ、１４・・・・・・バッファ
Ｃ１１５・・・・・・ノくツファ切替信号。 ＄１ 代理人 弁理士 内 原 晋
例１の動作概要を示すタイムチ、−ト、第３図は実施例
２のブロック図である。 １・・・・・・アドレス信号ソケット端子、２・・・・
・・データ信号ソケット端子、３・・・・・・コントロ
ール信号ソケット端子、４・・・・・・ＲＷＭ、５・・
・・・・マイクロコントローラ、６・・・・・・ＦＲＯ
Ｍ書込回路、７・・・・・・アドレスバッファ、８・・
・・・・テータハッファ、９・・・・・・コントロール
バッファ、１０・・・・・・５Ｗ−Ａ、１１・・・・・
・５Ｗ−Ｂ、１２・・・・・・バッファ Ａ、 １３
・・・・・・ノくツファＢ、１４・・・・・・バッファ
Ｃ１１５・・・・・・ノくツファ切替信号。 ＄１ 代理人 弁理士 内 原 晋
Claims (1)
- 読出し専用メモリ（ＲＯＭ）用のソケットに関し、該Ｒ
ＯＭの端子に対応して配置されたソケット端子と、該Ｒ
ＯＭと同容量の読書き可能メモリ（ＲＷＭ）と、前記Ｒ
ＯＭ及びＲＷＭのアドレス信号、データ信号、コントロ
ール信号と接続されＲＯＭ及びＲＷＭへのアクセスが任
意にできるように接続されたマイクロコントローラと、
該マイクロコントローラにより制御される前記ＲＯＭと
端子の互換性を有するプログラマブルＲＯＭ（ＰＲＯＭ
）に対する書込み回路とを有し、これらが全て１つのパ
ッケージに封止されたことを特徴とするメモリＩＣ用ソ
ケット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10696690A JPH046777A (ja) | 1990-04-23 | 1990-04-23 | メモリｉｃ用ソケット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10696690A JPH046777A (ja) | 1990-04-23 | 1990-04-23 | メモリｉｃ用ソケット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH046777A true JPH046777A (ja) | 1992-01-10 |
Family
ID=14447060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10696690A Pending JPH046777A (ja) | 1990-04-23 | 1990-04-23 | メモリｉｃ用ソケット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH046777A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011075063A1 (en) | 2009-12-17 | 2011-06-23 | Scania Cv Ab | Cruise control for a motor vehicle and control method |
-
1990
- 1990-04-23 JP JP10696690A patent/JPH046777A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011075063A1 (en) | 2009-12-17 | 2011-06-23 | Scania Cv Ab | Cruise control for a motor vehicle and control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100280637B1 (ko) | 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법 | |
| JPS63133251A (ja) | マイクロプロセツサの周辺回路 | |
| JPH046777A (ja) | メモリｉｃ用ソケット | |
| EP0405498B1 (en) | Electronic apparatus having read-only memories | |
| US5574932A (en) | One-chip microcomputer and program development/evaluation system therefor | |
| JPH05143315A (ja) | フアームウエアのバージヨンアツプ方法 | |
| JP2859913B2 (ja) | エミュレーションテスタ | |
| JPH1011357A (ja) | データ書き込み装置 | |
| JPS61248298A (ja) | Ｐｒｏｍ回路 | |
| JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| JP2004246939A (ja) | 電子機器のメモリオンボード書込み装置および電子機器 | |
| KR960009050Y1 (ko) | 컴퓨터 플로피 디스크 드라이버의 선택회로(circuit for selecting floppy disk driver of computer) | |
| JP2001034477A (ja) | イニシャル・プログラム・ローディング方式 | |
| JPS6289104A (ja) | プログラマブルコントロ−ラ | |
| JPH11175345A (ja) | プログラマブルコントローラ | |
| JPH0485875A (ja) | ブリント板 | |
| JP3277673B2 (ja) | 装置固有データ転写装置 | |
| JPH0426993A (ja) | 記憶装置 | |
| JPH03237527A (ja) | データ記憶装置 | |
| JPH01192096A (ja) | 半導体装置 | |
| JPH06139132A (ja) | マイコン内蔵不揮発性メモリのシリアル書き込み方法 | |
| JPS6043727A (ja) | マイクロコンピユ−タ・システム | |
| JPH04288631A (ja) | エミュレーションテスタの接続装置 | |
| JPS6225301A (ja) | シ−ケンス制御装置 | |
| JPS62264394A (ja) | 状態記憶装置 |