JPS6225301A - シ−ケンス制御装置 - Google Patents
シ−ケンス制御装置Info
- Publication number
- JPS6225301A JPS6225301A JP16436585A JP16436585A JPS6225301A JP S6225301 A JPS6225301 A JP S6225301A JP 16436585 A JP16436585 A JP 16436585A JP 16436585 A JP16436585 A JP 16436585A JP S6225301 A JPS6225301 A JP S6225301A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- system program
- sequence control
- external socket
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、負荷（設備、機械など）をシーケシスプログ
ラムに基いて制御するシーケンス制御装置に関するもの
である。
ラムに基いて制御するシーケンス制御装置に関するもの
である。
ロジウムを記憶するシステムプログラム用のＲＡＭと、
シーケンス制御プログラムを記憶する制御プログラム用
のＲＡＭとよりなるこの秤のシーケンス制御装置におい
て、中央演算回路、ＲＯＭ 。
シーケンス制御プログラムを記憶する制御プログラム用
のＲＡＭとよりなるこの秤のシーケンス制御装置におい
て、中央演算回路、ＲＯＭ 。
ＲＡ Ｍ、インターフェイス（同辺装置）などのハード
ウェアは、筐体内に組込まれているのが普通である。と
ころで、このような従来例において、何らかのトラブル
でシーケンス制御異常が発生するか、あるいは新たな機
能を付加する場合、筐体内のシステムプログラム用のＲ
ＯＭを交換するようにしていた。しかしながら、このよ
うな従来例におけるＲ ＯＭの交換は筐体内の部品を交
換することになるので、交換作業が面倒であるという問
題があった。
ウェアは、筐体内に組込まれているのが普通である。と
ころで、このような従来例において、何らかのトラブル
でシーケンス制御異常が発生するか、あるいは新たな機
能を付加する場合、筐体内のシステムプログラム用のＲ
ＯＭを交換するようにしていた。しかしながら、このよ
うな従来例におけるＲ ＯＭの交換は筐体内の部品を交
換することになるので、交換作業が面倒であるという問
題があった。
本発明は上記の点に鑑みて為されたものであシ、その目
的とするところは、シーケンス制御のシステム″′ｊｏ
ジラムを容易に変更することができるシーケンス制御装
置を提供することにある。
的とするところは、シーケンス制御のシステム″′ｊｏ
ジラムを容易に変更することができるシーケンス制御装
置を提供することにある。
（実施例）
第１図乃至第３図は本発明一実施例を示すもので、ＣＰ
Ｕよりなる中央演算回路ｉｌ＋と、システムプログラム
を記憶するＲ ＯＭ Ｆ２＋と、シーケンスづ０クラム
を記憶するＲ Ａ Ｍ ＋３１とよりなるシーケンス制
御装置において、システムプログラム用の第２のＲＯＭ
（２ａ）が装着される外付用ソケット（４）を筐体（
６）の外面（例えば上面）に設けるとともに、この外付
用ソケット（４）に第２のＲＯＭ （２ａ）が装着され
たとき第２のＲＯＭ （２ａ）から読出されたシステム
プログラムに基いてシーケンス動作を行なうようにメモ
リを切換えるメモリ切換回路（６）を設けたものである
。なお、実施例にあってメ℃り切換回路（６）は、イン
バータ回路１１と、オア回路０１，０２と、抵抗Ｒとで
形成されており、Ａ点は第２のＲＯＭ （２ａ）が装着
されたときに０Ｌ“レベルＫｔツトされるようになって
いる。図中、ヂコータ（７）は、中央演算回路ＴＩ）か
ら出力されるアクセス信号（アドレスデータ）によりＲ
ＯＭ ＋２１． （２ａ）、ＲＡ Ｍ ＋３１のチップ
選択信号を発生させるものである。また、第２のＲＯＭ
（２ａ）はオア回路０２と一体化されたＲＯＭカセッ
ト（８）として外付用ソケット（４）Ｋコネクタ（８ａ
）にて装着自在となっており、ソケット（４）を介して
アドレスバス（ＡＢ） 、データバス（ＤＢ） 、コン
トロールバス（ＣＢ）が接続されている。
Ｕよりなる中央演算回路ｉｌ＋と、システムプログラム
を記憶するＲ ＯＭ Ｆ２＋と、シーケンスづ０クラム
を記憶するＲ Ａ Ｍ ＋３１とよりなるシーケンス制
御装置において、システムプログラム用の第２のＲＯＭ
（２ａ）が装着される外付用ソケット（４）を筐体（
６）の外面（例えば上面）に設けるとともに、この外付
用ソケット（４）に第２のＲＯＭ （２ａ）が装着され
たとき第２のＲＯＭ （２ａ）から読出されたシステム
プログラムに基いてシーケンス動作を行なうようにメモ
リを切換えるメモリ切換回路（６）を設けたものである
。なお、実施例にあってメ℃り切換回路（６）は、イン
バータ回路１１と、オア回路０１，０２と、抵抗Ｒとで
形成されており、Ａ点は第２のＲＯＭ （２ａ）が装着
されたときに０Ｌ“レベルＫｔツトされるようになって
いる。図中、ヂコータ（７）は、中央演算回路ＴＩ）か
ら出力されるアクセス信号（アドレスデータ）によりＲ
ＯＭ ＋２１． （２ａ）、ＲＡ Ｍ ＋３１のチップ
選択信号を発生させるものである。また、第２のＲＯＭ
（２ａ）はオア回路０２と一体化されたＲＯＭカセッ
ト（８）として外付用ソケット（４）Ｋコネクタ（８ａ
）にて装着自在となっており、ソケット（４）を介して
アドレスバス（ＡＢ） 、データバス（ＤＢ） 、コン
トロールバス（ＣＢ）が接続されている。
以下、実施例の動作について説明する。いま、ＲＯＭカ
セット（８）を装着していない場合には、Ａ点がＨレベ
ルとなり、Ｂ点がゝＸＬ“レベルとなってデータ（７）
から出力されるメモリ選択信号にてＲＯＭ ＋２１が選
択される。したがって、ＲＯＭ＋２１に記憶されている
システムプログラムに基いて中央演算回路ｆｉｌの演算
動作が行なわれ、ＲＡＭ＋３＋に記憶されているシーケ
ンス制御づＯシラ乙により、負荷がシーケンス制御され
る。一方、ＲＯＭカセット（８）が外付用ソケット（４
）Ｋ装着された場合には、Ａ点かＨレベルになってＢ点
がゝゝＨ“レベルになるとともに、６点がゝ′Ｌ“レベ
ル例なってヂコータ（７）から出力されるメモリ選択信
号によってＲＯＭ（２ａ）が選択され、ＲＯＭ（２ａ）
Ｋ記憶されているシステムづ０ジラムによって中央演算
回路［１）の演算動作が制御されることＫなる。この場
合、筐体（６）内の部品を交換することなくシーケンス
制御のシステムプログラムを容易に変更することができ
るようになっている。したがって、シーケンス＃社′が
おかしい場合において、自己診断の機能を有するシステ
ムプログラムにてシーケンス制御動作を行ないたい場合
、あるいは新たな機能を付加したバージョンアップ時の
ＲＯＭ交換（ＲＯＭ＋２１→ＲＯＭ （２ａ） ）を容
易に行なうことができるようＫなる。
セット（８）を装着していない場合には、Ａ点がＨレベ
ルとなり、Ｂ点がゝＸＬ“レベルとなってデータ（７）
から出力されるメモリ選択信号にてＲＯＭ ＋２１が選
択される。したがって、ＲＯＭ＋２１に記憶されている
システムプログラムに基いて中央演算回路ｆｉｌの演算
動作が行なわれ、ＲＡＭ＋３＋に記憶されているシーケ
ンス制御づＯシラ乙により、負荷がシーケンス制御され
る。一方、ＲＯＭカセット（８）が外付用ソケット（４
）Ｋ装着された場合には、Ａ点かＨレベルになってＢ点
がゝゝＨ“レベルになるとともに、６点がゝ′Ｌ“レベ
ル例なってヂコータ（７）から出力されるメモリ選択信
号によってＲＯＭ（２ａ）が選択され、ＲＯＭ（２ａ）
Ｋ記憶されているシステムづ０ジラムによって中央演算
回路［１）の演算動作が制御されることＫなる。この場
合、筐体（６）内の部品を交換することなくシーケンス
制御のシステムプログラムを容易に変更することができ
るようになっている。したがって、シーケンス＃社′が
おかしい場合において、自己診断の機能を有するシステ
ムプログラムにてシーケンス制御動作を行ないたい場合
、あるいは新たな機能を付加したバージョンアップ時の
ＲＯＭ交換（ＲＯＭ＋２１→ＲＯＭ （２ａ） ）を容
易に行なうことができるようＫなる。
本発明は上述のように１中央演算回路と、システムプロ
グラムを記憶するシステムプログラム用のＲＯＭと、シ
ーケンス制御プロジラムを記憶する制御プロシラ乙用の
ＲＡＭとよりなるシーケンス制御装置において、システ
ムづ０グラム用の第２のＲＯＭが装着される外付用ソケ
ットを筐体外面に投けるとともに１外付用ソケツトに第
２のＲＯＭが装着されたとき第２のＲＯＭから読出され
たシステムづ０ジラムに基いてシーケンス制御動作を行
なうようにメモリを切換えるメモリ切換回路を設けたも
のであり、シーケンス制御のシステムプログラムを容易
に変更することができるという効果がある。
グラムを記憶するシステムプログラム用のＲＯＭと、シ
ーケンス制御プロジラムを記憶する制御プロシラ乙用の
ＲＡＭとよりなるシーケンス制御装置において、システ
ムづ０グラム用の第２のＲＯＭが装着される外付用ソケ
ットを筐体外面に投けるとともに１外付用ソケツトに第
２のＲＯＭが装着されたとき第２のＲＯＭから読出され
たシステムづ０ジラムに基いてシーケンス制御動作を行
なうようにメモリを切換えるメモリ切換回路を設けたも
のであり、シーケンス制御のシステムプログラムを容易
に変更することができるという効果がある。
第１図は本発明一実施例のブロック回路図、第２図は同
上の要部正面図、第３図は同上の要部正面図アある。 ＋ｌ）は中央演算回路、（２）はＲｏＭ、（２ａ）Ｈ第
２のＲＯＭ、＋３１はＲＡＭ、ｉｌｌはソケット、（５
）は筐体である。 代理人 弁理士 石 １）長 七 第２図 手続補正書（自発） 昭和６０年１０月２９日
上の要部正面図、第３図は同上の要部正面図アある。 ＋ｌ）は中央演算回路、（２）はＲｏＭ、（２ａ）Ｈ第
２のＲＯＭ、＋３１はＲＡＭ、ｉｌｌはソケット、（５
）は筐体である。 代理人 弁理士 石 １）長 七 第２図 手続補正書（自発） 昭和６０年１０月２９日
Claims (1)
- （１）中央演算回路と、システムプログラムを記憶する
システムプログラム用のＲＯＭと、シーケンス制御プロ
グラムを記憶する制御プログラム用のＲＡＭとよりなる
シーケンス制御装置において、システムプログラム用の
第２のＲＯＭが装着される外付用ソケットを筐体外面に
設けるとともに、外付用ソケットに第２のＲＯＭが装着
されたとき第２のＲＯＭから読出されたシステムプログ
ラムに基いてシーケンス制御動作を行なうようにメモリ
を切換えるメモリ切換回路を設けたことを特徴とするシ
ーケンス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16436585A JPS6225301A (ja) | 1985-07-25 | 1985-07-25 | シ−ケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16436585A JPS6225301A (ja) | 1985-07-25 | 1985-07-25 | シ−ケンス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6225301A true JPS6225301A (ja) | 1987-02-03 |
Family
ID=15791757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16436585A Pending JPS6225301A (ja) | 1985-07-25 | 1985-07-25 | シ−ケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6225301A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01114736A (ja) * | 1987-10-28 | 1989-05-08 | Shimadzu Corp | 材料試験機 |
| JPH01209340A (ja) * | 1988-02-17 | 1989-08-23 | Shimadzu Corp | 材料試験機 |
-
1985
- 1985-07-25 JP JP16436585A patent/JPS6225301A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01114736A (ja) * | 1987-10-28 | 1989-05-08 | Shimadzu Corp | 材料試験機 |
| JPH01209340A (ja) * | 1988-02-17 | 1989-08-23 | Shimadzu Corp | 材料試験機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1982000370A1 (en) | Numerical control unit | |
| JPH0333927A (ja) | 電子機器 | |
| JPS603776A (ja) | １チツプマイクロコンピユ−タ | |
| JPS5892054A (ja) | プログラマブル・チツプ・イネ−ブル回路 | |
| JP2919841B2 (ja) | データ処理装置のテスト方法 | |
| JPH05160759A (ja) | 切替制御方式 | |
| JPH0337073Y2 (ja) | ||
| JPS6289104A (ja) | プログラマブルコントロ−ラ | |
| JPS59149509A (ja) | プログラマブルコントロ−ラ | |
| JPS61173309A (ja) | デイジタル制御装置 | |
| KR940012128A (ko) | 마이크로 컴퓨터 | |
| JPS6349870A (ja) | マイクロコンピユ−タ | |
| JPH03145917A (ja) | ディジタル形保護継電装置の整定及び情報確認方法 | |
| JPH02121049A (ja) | 入出力装置 | |
| JPH045217B2 (ja) | ||
| JPH03111945A (ja) | プログラマブル制御装置 | |
| JPS63262739A (ja) | Ｃｐｕ付装置 | |
| JPH03164852A (ja) | 集積回路 | |
| JPS6223334B2 (ja) | ||
| JPS6129957A (ja) | メモリ制御回路 | |
| JPS63200202A (ja) | プログラマブルコントロ−ラ | |
| JPH05313939A (ja) | ワンチップマイクロコンピュータ | |
| JPH01136237A (ja) | 通信制御装置 | |
| JPS62169204A (ja) | シ−ケンス制御装置 | |
| JPS59100906A (ja) | シ−ケンスコントロ−ラ |